VerilogHDL与CPLD_FPGA项目开发教程作者聂章龙02单元项目开发项目八课件.pptVIP

2008-10-08 学习目标设计 学习目标设计 教学情境设计 任务一 比较法除法器设计 任务二 恢复余数乘法器设计 任务三 不恢复余数除法器设计 项目八 除法器设计 * 可编程逻辑器件开发应用 讲授: 聂章龙 常州信息职业技术学院 【项目八】除法器设计 能够编制程序，用恢复余数法实现除法器 能力目标 能够编制程序，用比较法实现除法器 能够编制程序，用不恢复余数法实现除法器 掌握用恢复余数法进行 无符号除法的算法 知识目标 掌握用比较法进行无符号除法的算法 素质目标 培养遵守纪律、团结协作的工作态度 培养学生克服困难、努力学习的决心 掌握用不恢复余数法进行 无符号除法的算法 通过除法器设计的实例，介绍比较法、恢复余数法、不恢复余数法进行除法器设计的基本算法 内容 160 4 除法器的算法 比较法进行除法器设计 恢复余数法进行除法器设计 不恢复余数法进行除法器设计 除法器设计 情境1 时间 学时数 知识要点 技能训练 教学情境 序号 表2.8.1 教学情境设计表 教学任务 子任务一 子任务二 比较法除法器设计 恢复余数乘法器设计 子任务三 不恢复余数除法器设计 利用比较法设计一个4位除法器 任务 除法器也是计算机系统中常见的功能部件，其实现的方法有比较法、恢复余数和不恢复余数法，其中比较法的基本思想与笔算的十进制乘法相类似 分析