数字信号发生器的设计.doc

数字信号发生器的设计 摘要 数字信号发生器是在电子电路设计、自动控制系统和仪表测量校正调试中应用很多的一种信号发生装置和信号源。而正弦信号是一种频率成分最为单一的常见信号源，任何复杂信号(例如声音信号)都可以通过傅里叶变换分解为许多频率不同、幅度不等的正弦信号的叠加，广泛地应用在电子技术试验、自动控制系统和通信、仪器仪表、控制等领域的信号处理系统中及其他机械、电声、水声及生物等科研领域。关键：1 绪论 1 1.1 课题描述 1 1.2信号发生器外围结构 1 2. 实验芯片简介 2 2.1 AT89C51的简介 2 2.2 DAC0832芯片 4 3 数字信号发生器的设计方案 8 3.1 方案简介 8 3.2 方案论证与比较 8 3.3 数字信号发生器硬件设计 9 3.4数字信号发生器的软件实现 13 3.5测量结果与误差分析 15 总 结 16 参考文献 16 1 绪论 1.1 课题描述 信号发生器广泛应用于电子工程、通信工程、自动控制、遥测控制、测量仪器、仪表和计算机等技术领域。采用集成运放和分立元件相结合的方式，利用迟滞比较器电路产生方波信号，以及充分利用差分电路进行电路转换，从而设计出一个能变换出三角波、正弦波、方波的简易信号发生器。通过对电路分析，确定了元器件的参数，并利Multisim软件仿真电路的理想输出结果，克服了设计低频信号发生器电路方面存在的技术难题，使得设计的低频信号发生器结构简单，实现方便。本研究的数字信号发生器是基于直接数字合成即DDS技术设计的,采用VHDL与C语言相结合的方法,通过查找存储于ROM查找表中的各种标准波形数据,产生频率可调并且高精度的正弦波、方波、锯齿波等常用信号,并且可以通过修改表中的数据,实现任意信号发生器.1.2信号发生器外围结构 图1 信号发生器外围结构示意图 如上为信号发生器结构示意图，本文介绍的是一种用51单片机构成的波形发生器，可产生三角波、方波、锯齿波和正弦波等多种波形，波形的周期可用程序改变，并可根据需要选择单极性输出或双极性输出，具有线路简单、结构紧凑、性能优越等特点。 2. 实验芯片简介 2.1 AT89C51的简介 AT89C51是一种4K字节闪存可编程可擦除只读存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS 8位微处理器，俗称单片机。AT89C2051是一种带2K字节闪存可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除1000次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。外形及引脚排列如图所示 图2 AT89C51芯片外形结构及引脚分布图 管脚说明：VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘