DSP考试复习要点.docxVIP

1.主要用于控制领域的C24X和C28X系列，用于便携消费电子产品的低功耗16位定点数字信号处理器C54X、C55X系列。2.CCS仿真下载的是.out文件，汇编器编译好的代码和数据进行链接时所依据的是.cmd链接命令文件。3.“零开销”（zero overhead)是指循环计数、条件转移等循环机制由专门硬件控制，而处理器不用花费任何时间。4.DMA控制器可以无需CPU介入而在内部存储器、外部存储器及片上外设之间传送数据，HPI接口也使用DMA辅助端口传送数据。特点：DMA可以独立于CPU工作；有四个标准端口（port)与DARAM、SARAM、外部存储器和外设相连;一个辅助端口用于HPI和存储器之间的数据传送；具有六个通道。DMA通道传输的数据单位有四种：字节（Byte)、单元（Element)、帧（Frame)、块（Block)，最小数据单位是字节（Byte)。P1465.流水线结构将指令的执行分解为取指、译码、取操作数和执行等几个阶段。流水线结构提高了指令执行的整体速度，有助于保证数字信号处理的实时性。TMS320C55X DSP的流水线则被分为指令流水线和执行流水线两部分，指令流水线完成访问地址产生、等待存储器回应、取指令包、预解码等工作；执行流水线完成译码、读取/修改寄存器、读操作数和输出结果等工作。6.FIFO先入先出存储器做高速缓存。7.ALU(算术逻辑单元），ALU可以完成算术运算、逻辑运算、位操作、移位、测试等操作。8.I2C总线使用一条串行数据线SDA和一条串行时钟线SCL，这两条线都支持输入/输出双向传输，在连接时应注意这两根线都需要外接上拉电阻，当总线处于空闲状态时两条线都处于高电平。9.C55X系列DSP内部具有锁相环电路，锁相环可以对输入时钟信号进行倍频和分频。第一种是采用外部晶振，利用内部振荡器产生时钟信号。第二种时钟输入方式是从X2/CLKIN引脚输入时钟信号，采用这种方式X1引脚必须悬空。注意当DSP采用的是模拟锁相环时，通常在线路中串联电阻可以防止信号过冲。10.TMS320VC5510 DSP片内有两个20位软件可编程定时器。20位定时器由两部分组成：一个4位的预定标器（PSC)和一个16位的主计数器（TIM)。11.并行外部存储器（EMIF)加载是通过外部并行存储器接口（External Memory Interface)加载程序，是将程序固化在非易失存储器上，除了存储下载表之外还可存储系统需要保存的关键数据，以便在掉电时保存信息，这种下载方式的缺点是连线复杂，需要考虑并行非易失存储器与EMIF接口的匹配关系。C55X的外部存储器接口除了对异步存储器的支持以外，还提供了对同步突发静态存储器（SBSRAM)和同步动态存储器（SDRAM)的支持。异步存储器可以是静态随机存储器(SRAM)、只读存储器（ROM)和闪存存储器等存储器，在实际使用中还可以用异步接口连接并行A/D采样器件、并行显示接口等外围设备，但使用这些非标准设备时需要增加一些外部逻辑来保证设备的正常使用。12.McBSP串口的测试可以分成两个部分：DSP内部连接测试（将串口设为数字回环模式）和外部设备连接测试。13.GPIO口：每个引脚的方向可以由I/O方向寄存器IODIR独立地配置，引脚上的输入/输出逻辑状态由I/O数据寄存器IODATA反应。14.看门狗定时器用来解决程序运行异常的出现。15.DSP的内部存储器类型可分为随机存取存储器（RAM）和只读存储器（ROM）。其中RAM又可以分为两种类型：单存取RAM（SARAM）和双存取RAM（DARAM）。16.C55X根据功能的不同将CPU分为4个单元，即指令缓冲单元（I）、程序流程单元（P)、地址流程单元（A）和数据计算单元（D)。17.DSP存储空间：程序空间、数据空间、I/O空间。18.EHPI（主机接口）可以完成DSP的程序引导，DSP向主机发出中断信号要求主机响应中断等功能。EHPI的连接方式有两种-非复用方式和复用方式。19.寻址方式是指如何指定指令和操作数所在存储空间的地址。汇编语言“mov?*AR1，AC1”使用的寻址方式是间接寻址模式?，mov?#0x4，DPH”使用的寻址方式是直接寻址模式，“mov?*(#0x011234)，T2”使用的寻址方式是绝对寻址模式。20.简述数字信号处理器的主要特点。答：（1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水；（3）具有硬件乘法累加单元；（4）可以实现零开销循环；（5）采用了特殊的寻址方式；（6）高效的特殊指令；（7）具有丰富的片内外设。21.典型的实时数字信号处理系统的基本部件包括：抗混叠滤波器、模数转换器、DSP（数字信号处理器）、数模转换器和抗镜像滤波器。22.一般来说，选择DSP芯片时应考虑到如