(精)嵌入式时钟与电源管理.ppt

  1. 1、本文档共34页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
4.时钟与电源管理特殊功能寄存器 时钟控制寄存器 4.时钟与电源管理特殊功能寄存器 SLOW时钟控制寄存器 4.时钟与电源管理特殊功能寄存器 时钟分频控制寄存器 总结 时钟与电源管理的功耗管理 如何选择时钟源,锁相环 4种电源管理模式的特点及转换 6个特殊功能寄存器的设置 第六章 时钟与电源管理 贺鑫 2011-10-24 主要内容 时钟与电源管理概述 时钟发生器 电源管理 时钟与电源管理特殊功能寄存器 1.时钟与电源管理概述 模块组成 时钟与电源管理模块 1.时钟与电源管理概述 特点描述 两个锁相环(PLL) 主锁相环 (MPLL) USB锁相环 (UPLL) UCLK(48M) 用于USB 电源为2.0V时,最高频率266MHz; 电源为1.8V时,最高频率为200MHz。 1.时钟与电源管理概述 具有4种电源管理模式: NORMAL模式 SLOW模式 IDLE模式 Power_OFF模式 锁相环工作 为CPU和所有片内外设提供时钟 此模式系统功耗最大 锁相环不工作 CPU等直接使用原始时钟、或原始时钟的分频工作,此模式工作时钟频率低而使功耗低,并且锁相环不工作也使功耗降低 停止为CPU提供时钟,CPU不工作(其外设均工作) 退出方法: 任何中断请求可唤醒CPU工作,退出空闲模式 时钟模块断电,除了唤醒电路之外所有部分均不供电 系统需分成两部分供电。此模式功耗最低 退出方法:用中断唤醒必须设置外中断 1.时钟与电源管理概述 功耗管理 静态功耗(忽略) 基于CMOS电路芯片的功耗 动态功耗 (门电路电容充放电) 动态频率调节:由频率调度程序负责在运行过程中针对不同的运算要求,动态调度系统时钟的频率,以达到降低功耗的目的。 例如:S3C2410A中的MPLL,在外接时钟源频率已经固定的情况下,通过软件设置特殊功能寄存器MPLLCON,改变输出的时钟频率。 用于USB的UPLL,通常使用48MHz,不改变。 与电源电压的平方成正比 时钟信号的频率成正比 1.时钟与电源管理概述 功耗管理(续) S3C2410A节能功耗管理 对于某些应用场合,事先确定工作频率,在初始化时设定锁相环对应参数,启动后就工作在较低的频率 NORMAL模式,通过设置CLKCON的值,把不使用的外设或控制器的时钟信号切断,以节省功耗 IDLE模式下,停止到ARM920T的时钟 在Power_OFF模式下,切断除唤醒逻辑外的全部片内外设电源 S3C2410A中,FCLK是主时钟,可以由软件调节时钟分频比,产生不同频率的HCLK和PCLK,以适应不同的方案,减少功耗。 1.时钟与电源管理概述 时钟与电源管理用到的S3C2410A引脚信号 如书P194页表6-1 注意: nRSTOUT,PWREN,OM[3:2],C LKOUT[1:0] 主要内容 时钟与电源管理概述 时钟发生器 电源管理 时钟与电源管理特殊功能寄存器 2.时钟发生器 时钟与电源管理结构框图 电源管理模块 MPLLCLK 晶振,外部时钟 振荡放大器 UCLK FCLK PCLK FCLK 时钟源、MPLL、UPLL、时钟控制器、电源控制器等 2.时钟发生器 时钟源的选择 S3C2410的时钟可以选用晶振(XTAL),也可以使用外部时钟(EXTCLK),由系统复位时,在复位信号上升沿对引脚OM3、OM2所测的状态来确定。其对应关系如下表所示。 OM[3:2]值 主时钟源 USB时钟源 00 晶振(XTIpll,XTOpll) 晶振(XTIpll,XTOpll) 01 晶振(XTIpll,XTOpll) EXTCLK 10 EXTCLK 晶振(XTIpll,XTOpll) 11 EXTCLK EXTCLK 2.时钟发生器 S3C2410A片外时钟源的连接 虽然在启动MPLL就接通,但是MPLL的输出Mpll,在软件写一个合法的设置值到MPLL控制寄存器以前,不会作为系统时钟。在合法的值设置以前,从外部晶振或EXTCLK来的时钟源将被直接的用作系统的时钟。 当OM[1:0]=11时,OM[3:2]被用作确定测试模式。 2.时钟发生器 锁相环(两个锁相环MPLL和UPLL) 通过MPLLCON,UPLLCON寄存器中设置PDIV(预分频控制器),MDIV (主分频控制器),SDIV(后分频控制器)改变MPLL和UPLL输出信号的Mpll和Upll的频率。 在程序中可以随时修改

文档评论(0)

xiaofei2001129 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档