节电阻.ppt

* [例2] DVM量程扩展电路 [例2] DVM量程扩展电路 图2.1.5 DVM量程扩展电路 图2.1.5是一个利用电阻衰减器进行数字电压表(DVM)量程扩展地电路。 设DVM的输入电阻Ri=， R2=1KΩ，R1=9KΩ，则可将DVM基本量程扩展为Vi=10Vx。设DVM量程扩展的换档允许误差为±1%,则R1、R2的允许误码差应为±0.5%,即R1、R2必须选精密电阻。 * 3、减额设计 从电子系统可靠性设计有 式中：A为元器件失效率的加速度系数,常数，通常=5,而减额因子S 式中应力在电子系统中为一些常规物理量，如电压、电流、功率、频率、扇出等。 （1）功率减额设计 当应力为功率时，则 对于薄膜电阻而言，通常S≤0.5，即P实际≥2P额定。 对[例1]中的R而言，其实际消耗功率为 故P额定≥13.6mW,根据表2.1.3即P额定可选 为0.05W或0.125W。显然实际的S将远小于0.5,这将对统统的可靠性十分有利。 * （2）电压减额设计 当电应力指电压时，则 若[例2]的Vx为20V,则扩展量程后，R1承受的最大电压V实际（max）=180V。考虑到器件发热及温度系数的影响，最好根据表2.1.6选用额定功率2W的金属膜电阻，电压减额因子常为S=0.5。 当电阻应用于电压超过100V的电路，选用时必须考虑电压减额。 如何看待减额设计与元器件选择之间的关系 降额设计通常是为了降低器件失效率，而器件选型更多的是关注器件的功能和性能是否满足电路要求。对于大多数被动器件，从保证器件工作稳定性的角度看，既可以在设计时做降额设计，也可以选择更高性能的器件。比如，某个电容的耐压值为16V，将他放到电路中时，设计上最好不要使它承受的电压超过14V，这叫降额设计；那么如果我的电路没办法只能工作在16V，那么就改用耐压值为20V以上的电容，这个动作叫器件选型，但是这种电容可能就会贵了点。可以看出，这两个设计活动是需要根据实际情况来决定的，需要考虑元器件价格，电路功能实现程度等方面。 * 4、精确电阻的获得 在模拟电子电路中，许多场合都需要十分准确的电阻，如桥式传感器、有源滤波器、精密电阻衰减器、电流一电压变换器等等。 精密电阻难以从市场上直接购得，往往必须向电阻生产厂家直接订制。这种办法供货周期长、价格昂贵。 直接用一只大于所需阻值的3296W型予调电阻可替代精密电阻。 如果用图2.1.6的办法，使 R 1≈0.9R,予调电阻W≈0.3R则可以更好地取代R，并且W很容易可调到1/1000的精度。 例如9 kΩ±0.5%的电阻可用一只8.2 kΩ(±5%)的固定电阻和一只2 kΩ的3296W予调电阻代替。 图2.1.7 精密电阻的替代 * 5、注意噪声和频率特性的要求 （1）一般线绕电阻（无感线绕电阻除外）,具有较大的分布电感，高频特性差。且在交流电通过时，周围产生交变磁场，易产生磁干扰。 （2）在低噪声（如前置放大电路）和高频电路中，优先考虑选用片状表贴电阻，其次为金属膜电阻，而且功率减额应更充分一些，以降低热噪声。 （3）同类电阻器在阻值相同时，功率大，高频特性越差；在功率相同时，阻值越小，高频性能越好。 * 6、上拉和下拉电阻的选用 υi υi 上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理。也是将不确定的信号通过一个电阻钳位在低电平。 上拉电阻就是从电源高电平引出的电阻接到输出端 如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 因为管子没有电源就不能输出高电平了。 * 。 集电极开路又名“开集级电路”或“OC门”（英语：Open Collector，），是一种集成电路的输出装置。OC门实际上只是一个NPN型三极管，并不输出某一特定电压值或电流值。OC门根据三极管基级所接的集成电路来决定（三极管发射极接地），通过三极管集电极，使其开路而输出。而输出设备若为场效应晶体管（MOSFET），则称之为漏极开路（英语：Open Drain，俗称“OD门”），工作原理相仿。通过OC门这一装置，能够让逻辑门输出端的直接并联使用。两个OC门的并联，可以实现逻辑与的关系，称为“线与”，但在输出端口应加一个上拉电阻与电源相连。 TTL (逻辑门电路Transistor-Transistor Logic） LSTTL (Low-power Schottky TTL --低功耗肖特基TTL ) * High-density Complementary Metal Oxide Semiconductor