数电复习an在d线测试.docVIP

10物教期末考试范围 （考试范围重点在第四章和第六章，以布置过的作业和例题为主，可能会稍微改变下数据） 一、 填空题（10个空格，涉及到第一章数制转换方面的计算以及各章一些最基本概念） 二、 代数法化简（第二章） 三、 卡诺图化简（第二章） 四、 分析一个组合逻辑电路，写出逻辑表达式、列出真值表、说明逻辑功能（第四章） 五、 根据给定的功能要求，设计出一个组合逻辑电路（第四章） 六、 用74x138或74x151设计逻辑函数，画出接线示意图（第四章） 七、 分析一个同步时序逻辑电路，列出激励方程组、输出方程，求状态方程，画状态表、状态图、时序图，说明逻辑功能（第六章） 八、 设计一个同步时序逻辑电路（如序列检测器）（第六章） 九、 用74x161构成某个任意进制计数器（反馈清零法、反馈置数法）或者根据给出的图分析出是几进制计数器，会画状态图（第六章） 第一卷 在二进制数译码器中，若输入有4位代码，则输出有（ ） 2 4 8 16 在下列电路中（ ）属于组合逻辑电路 触发器 计数器 数据选择器 寄存器 能实现从多个输入端中选择出一路作为输出的电路称为（ ） 触发器 计数器 数据选择器 译码器 用来判断电路全部输入中1个的个数奇偶性的电路称为（ ） 触发器 计数器 数据选择器 奇偶校验器 如果需要判断两个二进制数的大小或相等，可以使用（ ）电路 译码器 编码器 数据选择器 数据比较器 从结构看，组合逻辑电路由门电路构成，不含（），也不含反馈，信号从输入开始单向传输到输出 在几个信号同时输入的时候，只允许优先级别高的进行的编码叫（） 从若干输入数据中选择一路作为输出的电路叫（） 一个二进制编码器若需要对12个输入信号进行编码，则要采用（）位二进制代码 当输入变量中“1”的个数为奇数时候，奇校验器的输出为 ，当输入变量中“1”的个数为偶数时候，奇校验器的输出为 第三卷 窗体底端 用低电平为输出有效的译码器实现组合逻辑电路时，还需要（ ） 与非门 或非门 与门 或门 组合逻辑电路的竞争-冒险是由于（ ）引起的 电路不是最简 电路有多个输出 电路中存在延迟 电路使用不同的门电路 只考虑本位数而不考虑低位来的进位的加法称为（ ） 全加 半加 全减 半减 把代码的特定含义翻译出来的过程称为（ ） 译码 编码 数据选择 奇偶校验 在各种显示器件中，（ ）的功耗是最小的 荧光数码管 半导体数码管 液晶显示器 辉光数码管 用二进制代码表示有关对象的过程叫（） 输出低电平有效的2-10进制译码器输入8421BCD码为0110.其输出Y9-Y0（） 由竞争而可能产生输出干扰脉冲的现象称为（） 两个1位二进制数相加叫做 。两个同为的加数和来自低位的进位三者相加叫做 将1999个1异或起来得到的结果为 ；而2000个一异或的结果是 窗体底端 第四卷 属于组合逻辑电路的部件是() 编码器 寄存器 触发器 计数器 指出下列电路中能够把串行数据变成并行数据的电路应该是() JK触发器 3/8线译码器 移位寄存器 十进制计数器 一个16选一的数据选择器，其地址输入端有()个 1 2 4 16 二输入与非门当输入变化为()时，输出可能有竞争冒险 01→10 00→10 10→11 11→01 以下哪个不是消除竟争冒险的方法。 接入滤波电容 引入选通脉冲 改变输入信号频率 修改逻辑设计 假设Zi为电路的输出，xi为电路的输入，yi为电路的状态，Zi=fi(x1…xn,y1…yn),i=1,2…r ，Zi描述的是()电路 组合逻辑电路的冒险现象是由()引起 组合逻辑电路的冒险现象表现为（）脉冲 三输入、八输出译码器，对任一组输入值其有效输出个数为() 编码与()是互逆的过程 *第五卷 下列表达式中不存在竞争冒险的有() Y=/B+AB Y=AB+/BC Y=AB/C+AB Y=(A+/B)A/D 若在编码器中有50个编码对象，则要求输出二进制代码位