verilog 实验.docVIP

《硬件描述语言》 实验指导书V1.0 南通大学电子信息学院 2012 年 6 月 课程设计目的、要求 1.通过本次课程设计，增强工程实践能力和创新能力，提高数字系统设计水平。 2.完成课程设计，包括设计仿真与验证。 本课题总共29道题，每个班级中每个题目限一名同学选择。首先，根据所选课题和Altera DE2开发板资源进行方案设计。然后运用EDA软件对方案进行程序设计、仿真分析。 3.撰写总结报告。 报告内容包括以下内容： 1）概述 2）功能 给出系统的设计功能以及性能参数。 3）设计方案 说明本设计的技术方案、工作原理，给出设计框图软件流程图设计框图软件流程图module SW_SEG(SW,HEX1,HEX0); input [7:0]SW; output reg[6:0]HEX1,HEX0; parameter seg0 = 7b1000000, seg1 = 7b1111001, seg2 = 7b0100100, seg3 = 7b0110000, seg4 = 7b0011001, seg5 = 7b0010010, seg6 = 7b0000010, seg7 = 7b1111000, seg8 = 7b0000000, seg9 = 7b0010000, sega = 7b0001000, segb = 7b0000011, segc = 7b1000110, segd = 7b0100001, sege = 7b0000110, segf = 7b0001110; always @(*) case(SW[3:0]) 4h0: HEX0[6:0] = seg0; 4h1: HEX0[6:0] = seg1; 4h2: HEX0[6:0] = seg2; 4h3: HEX0[6:0] = seg3; 4h4: HEX0[6:0] = seg4; 4h5: HEX0[6:0] = seg5; 4h6: HEX0[6:0] = seg6; 4h7: HEX0[6:0] = seg7; 4h8: HEX0[6:0] = seg8; 4h9: HEX0[6:0] = seg9; 4ha: HEX0[6:0] = sega; 4hb: HEX0[6:0] = segb; 4hc: HEX0[6:0] = segc; 4hd: HEX0[6:0] = segd; 4he: HEX0[6:0] = sege; 4hf: HEX0[6:0] = segf; default:HEX0[6:0] = seg0; endcase always @(*) case(SW[7:4]) 4h0: HEX1[6:0] = seg0; 4h1: HEX1[6:0] = seg1; 4h2: HEX1[6:0] = seg2; 4h3: HEX1[6:0] = seg3; 4h4: HEX1[6:0] = seg4; 4h5: HEX1[6:0] = seg5; 4h6: HEX1[6:0] = seg6; 4h7: HEX1[6:0] = seg7; 4h8: HEX1[6:0] = seg8; 4h9: HEX1[6:0] = seg9; 4ha: HEX1[6:0] = sega; 4hb: HEX1[6:0] = segb; 4hc: HEX1[6:0] = segc; 4hd: HEX1[6:0] = segd; 4he: HEX1[6:0] = sege; 4hf: HEX1[6:0] = segf; default:HEX1[6:0] = seg0; endcase endmodule 10保存设计，文件的名字一定要与当前待保存的模块名字一致。 11.点击按钮Start Compilation. 如果有错误需要修改后重新这一过程。 12.建立波形仿真文件