网站大量收购独家精品文档,联系QQ:2885784924

EDA技术及应用课程设计 交通灯.doc

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术及应用课程设计交通灯EDA技术及应用课程设计交通灯.doc

太原理工大学 EDA技术及应用课程设计 设计题目:交通灯控制器的设计 学生姓名 凌天 学 号 专业班级 电信0801班 同 组 人 课设题目:交通灯控制器 设计要求 设计一个由一条主干道和一条支干道的十字路口的交通灯控制器,具体要求如下: 主、支干道各设有一个绿、黄、红指示灯,2个显示数码管。 主干道处于常允许通行状态,而支干道有车来才允许通行。当主干道允许通行亮绿灯时,支干道亮红灯。当支干道允许通行亮绿灯时,主干道亮红灯。 当主、支干道均有车时,两者交替允许通行,主干道每次放行45s,支干道每次放行25s,由亮绿灯变成亮红灯转换时,先亮5s的黄灯作为过渡,并进行减计时显示。 设计方案 原理图 各部分功能叙述 交通灯主控制器模块JTDKZ 接收时钟和主、支干道的输入信号,控制主干道和支干道的信号灯的输出。 45S计时译码模块CNT45S 完成主干道45s的计时功能。 5S计时译码模块CNT5S 完成主、支干道红绿灯转换时,黄灯显示的5s倒计时功能。 25S计时译码模块CNT25S 完成支干道25s的计时功能。 显示控制模块XSKZ 控制两个数码显示管的输出,使其能显示45s、25s的计时和5s的倒计时功能。 显示译码器YMQ 译码。 例化程序 使各个部分的功能合为一体,完成整个交通控制器的功能。 执行过程 1、将各部分VHDL参考程序输入软件,编译使其各个通过 交通灯主控制器模块JTDKZ: 2、45S计时译码模块CNT45S: 3、5S计时译码模块CNT5S: 4、25S计时译码模块CNT25S: 显示控制模块XSKZ: 显示译码器YMQ: 7、顶层原件例化程序及其编译 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity jiaotd is port( sm: in std_logic; clk: in std_logic; sb: in std_logic; mr,br: out std_logic; my,mg,by,bg: out std_logic; dout1,dout2: out std_logic_vector( 6 downto 0) ); end; architecture arc of jiaotd is component jtdkz is port(clk,sm,sb:in std_logic; mr,my,mg,br,by,bg:out std_logic); end component; component CNT45S is port(SB,CLK,EN45:IN STD_LOGIC; DOUT45M,DOUT45B:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); end component; component CNT05S IS PORT(CLK,EN05M,EN05B:IN STD_LOGIC; DOUT5:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); end component; component CNT25S IS PORT(SB,SM,CLK,EN25:IN STD_LOGIC; DOUT25M,DOUT25B:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); end component; component XSKZ IS PORT(EN45,EN25,EN05M,EN05B:IN STD_LOGIC; AIN45M,AIN45B:IN STD_LOGIC_VECTOR(7 DOWNTO 0); AIN25M,AIN25B,AIN05:IN STD_LOGIC_VECTOR(7 DOWNTO 0); DOUTM:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); DOUTB:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); end component; component YMQ IS PORT(AIN4:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT7:O

文档评论(0)

ganqludp + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档