增强型MCS-51单片机结构教程.ppt

第 2章 增强型MCS-51单片机结构 ; 1. 增强型MCS-51单片机主要特征 1996年3月Intel公司推出了增强型MCS-51内核的8XC5X(包括80C52、80C54、80C58、87C52、87C54、87C58、80C32等型号)系列单片机芯片，标志着增强型MCS-51内核8位单片机时代的开始，也意味着标准MCS-51内核8位单片机时代的终结，此后不久Intel、Philips等公司不再生产标准MCS-51内核的8位单片机芯片(如8051/8052、8751/8752、8031/32等型号)。 与标准MCS-51内核芯片相比，增强型MCS-51内核单片机芯片具有如下特征： ; (1) 与标准MCS-51保持100%兼容，即可以使用增强型MCS-51芯片替换相应型号的标准MCS-51芯片，如用80C32取代8031/2、用87C51/2取代8751/2。 (2) 片内集成了3个16位定时/计数器，其中T0、T1的功能与标准MCS-51系列相同；T2除了保留标准MCS-52子系列中定时/计数器T2功能外，还增加了向下计数和时钟输出功能。 (3) 采用增强型全双工串行口，即增强型MCS-51串行口除了具有标准MCS-51串行口功能外，还具有帧错误侦测和自动地址识别功能。 (4) ?Philips、Temic Seconductor Technology公司的8XC5X、8XC5XX2芯片具有双数据指针DPTR(为此增加了辅助功能寄存器AUXR1)，方便了外部RAM不同存储单元之间的数据传送。 ; (5) 为了降低电磁辐射，允许关闭地址锁存信号ALE。为此，增加了辅助功能寄存器AUXR。 (6) 扩展了中断控制器功能，可以管理具有4个中断优先级的6个中断源。为此，增加了高8位中断优先级控制寄存器IPH。 (7) 普遍采用CHMOS工艺，工作电压低、范围宽(1.8 V～6.0 V)，可用电池供电，方便了野外作业使用。 (8) 改进了电源管理功能，即允许通过外部中断方式唤醒掉电模式。 (9) 提高了时钟频率，标准MCS-51最高时钟频率为12?MHz，而增强型MCS-51最高时钟频率可达33 MHz。 (10) 片内程序存储器以TOP ROM和Flash ROM为主。 ;2. 增强型MCS-51内核主流芯片 ;表2-1 增强型MCS-51主流芯片性能指标 ;2.1 内部结构和引脚功能 ;2.1.2 引脚功能 ;图2-3 增强型MCS-51 CPU引脚逻辑符号 ;表2-2 引脚功能 ;表2-2 引脚功能 ;表2-2 引脚功能 ;图2-4 增强型MCS-51振荡电路及连接 ;2.2 输入/输出（I/O）口 ;2.2.1 P1口内部结构及使用 ;图2-7 驱动三极管基极时I/O引脚被钳位 ;2.2.2 P0口内部结构及使用 ; 2. 作为地址/数据总线时 在访问外部存储器时，P0口作为地址/数据总线使用， 这时多路开关“控制”信号为“1”，与门解锁，与门输出信号电平由“地址/数据”线信号决定；同时多路开关与反相器的输出端相连，地址信号经“地址/数据”线→反相器→V2栅极→V2 漏极输出，例如地址信号为“0”，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。反之，地址信号为“1”， 与门输出高电平，V1管导通；反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。可见，在输出“地址/数据”信息时，V1、V2交替导通，负载能力很强， 可以直接与存储器地址线相连，无需增加总线驱动器。 ; 同时P0口又作为数据总线使用，在访问外部程序存储器时，P0口输出低8 位地址信息后，将变为数据总线，以便读指令码(输入)。在取指令期间，“控制”信号为“0”，V1管截止，多路开关也跟着转向锁存器反相输出端；同时，CPU 自动将0FFH写入P0口锁存器，使V2管截止，在读引脚信号控制下，通过读引脚三态门电路将指令码读到内部总线。 如果该指令是输出数据，如“MOVX @DPTR,A”(将累加器A内容通过P0口数据总线传送到外部RAM中)，则多路开关“控制”信号为“1”，与门解锁， 与输出地址信号类似，数据由“地址/数据”线→反相器→V2栅极→V2漏极输出。 ; 如果该指令是输入数据(读外部数据存储器或程序存储器)，如“MOVX A,@DPTR”(将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中)，则输入的数据仍通过读引脚三态门到内部总线，其过程类似于读指令码。 通过以上分析，可以看出当P0口作为地址/数据总线