版图基础与版图CAD.pptVIP

版图设计基础与版图CAD 第10章 IC制造工艺和版图设计 10.1 集成电路工艺的物理基础 10.2 集成电路工艺基本流程 10.3 双极IC中的基本元器件 10.4 IC版图设计 10.5 CIF格式版图设计文件 10.1 集成电路工艺的物理基础 1. 半导体材料的特点 2. 杂质半导体的特点 3. 补偿 4. 集成电路技术的核心 10.1 集成电路工艺的物理基础 1. 半导体材料的特点 (1) 电阻率? (单位为?-cm)： 导体的?10-4 ；绝缘体的?100 半导体的?在10-4~100之间。 (2) 半导体中有两种载流子：电子和空穴(最好能理解空穴的概念)。 (3) 本征半导体(Intrinsic semiconductor):不含有任何杂质的半导体。 本征半导体中的电子浓度等于空穴浓度，即ni=pi 温度越高，浓度越高，因此电阻率越低(与导体的特点相反)。 (4) 常用的半导体材料：元素材料－锗Ge(早期使用较多)、硅Si 化合物半导体－砷化镓GaAs(微波器件) 碳化硅SiC(用于高温器件) (5) 用于器件和集成电路生产的半导体为单晶材料(不是多晶)，而且 纯度极高。 10.1 集成电路工艺的物理基础 2. 杂质半导体的特点 (1) N型半导体：若在本征半导体中掺入五价元素(磷P、砷As、锑Sb 等)， 五价原子起施主作用，提供电子。 这时电子浓度空穴浓度，即nnpn ，因此电子称为多数载流 子(多子)，空穴称为少数载流子(少子)。 因为电子带负电(Negative)，这种半导体称为N型半导体。 (2) P型半导体：若在本征半导体中掺入三价元素(硼B等)，三价原子 起受主作用，提供空穴。 这时空穴浓度电子浓度，即ppnp ，因此空穴称为多数载流 子(多子)，电子称为少数载流子(少子)。 因为空穴带正电(Positive)，这种半导体称为P型半导体 (3) 掺杂：为了控制半导体的导电类型，人为定量地向半导体中掺入 一定的施主或受主杂质的过程称为掺杂。 (4) 杂质半导体：掺入杂质后的半导体称为杂质半导体。 10.1 集成电路工艺的物理基础 3. 补偿 (1)若半导体中同时存在施主和受主，由它们提供的一 部分电子和空穴会相互复合而消失，这种作用称为 “补偿”。这时半导体材料的导电类型取决于数目占 优势的杂质。 (2)若施主杂质总数大于受主杂质总数，则半导体材料 成为N型。 (3)若受主杂质总数大于施主杂质总数，则半导体材料 成为P型。 10.1 集成电路工艺的物理基础 4. 集成电路技术的核心 由于半导体器件和集成电路是由不同的N型和P型区域组合构成 的，因此,以掺杂为手段，通过补偿作用形成不同类型半导体区 域，是制造半导体器件的基础。而选择性掺杂则是集成电路制 造技术的核心。下面是一个NPN晶体管剖面结构示意图。 10.2 集成电路工艺基本流程 1. 实现选择性掺杂的三道基本工序 2. 晶体管管芯制备的工艺流程 3. 晶体管版图 4. IC管芯中的特殊问题 5. PN结隔离双极IC工艺基本流程 10.2 集成电路工艺基本流程 1. 实现选择性掺杂的三道基本工序 (1) 氧化 Si+O2=SiO2 10.2 集成电路工艺基本流程 1. 实现选择性掺杂的三道基本工序 (2) 光刻：与常规的洗像原理相同。 10.2 集成电路工艺基本流程 1. 实现选择性掺杂的三道基本工序 (3) 扩散掺杂：扩散是一种常见的自然现象。在IC生产中，扩散的同时进行氧化。 10.2 集成电路工艺基本流程 2. 晶体管管芯制备的工艺流程 (1) 基区氧化：原始材料为N型硅片，将作为最终NPN晶体管的集电区。 10.2 集成电路工艺基本流程 2. 晶体管管芯制备的工艺流程 (2) 基区光刻 10.2 集成电路工艺基本流程 2. 晶体管管芯制备的工艺流程 (3) 基区掺杂：采用扩散技术，掺入P型杂质，通过补偿，使衬底的一部分区域变为P型区，成为晶体管的基区。同时表面又生成一层SiO2 10.2 集成电路工