第六课-ADSP处理器动态电源管理,复位和引导.ppt

功率节省 ADSP-BF533处理器支持3 种不同的电源范围。使用多个电源范围在与工业标准和惯例兼容的同时，可获得最大的灵活性。 通过将ADSP-BF533 处理器内部逻辑隔离为独立的电源，同RTC 和其它I/O 分离，处理器能够使用动态功率管理，而不影响RTC 或其它I/O设备。在各个电压域之间没有时序的要求。 处理器的功耗主要是处理器时钟和工作电压的平方的函数。例如，降低25%的时钟频率就能降低25%的功耗，而降低25%的电压可以降低40%以上的功耗。此外，这些功率节省是加性的，如果时钟频率和电源都降低，功耗将会更显著地降低。 电压调节 BLACKFIN 处理器提供一个片上调压器，它可以从外部2.25V 到3.6V 的供电电压产生处理器内核电压0.85V 到1.2V。完成电源管理典型的外部元件要求如图7 所示。这个调压器控制内部逻辑电压，并且通过对调压控制寄存器（VR_CTL）编程，能够获得50mV 增量的电压。为了减少备用功率损耗，内部调压器可进行编程，在保持I/O（VDDEXT）供电的情况下将功率移给处理器内核。而在冬眠模式下，VDDEXT 仍然可用，并且不需要外部的缓冲器。在这种掉电状态下，调压器可以通过RTC 唤醒或判定RESET 位来激活，这样将初始化引导序列。调压器可由用户决定被禁止或旁路。 电压调节电路 时钟信号 时钟信号ADSP-BF533 处理器使用来自外部晶振的正弦输入，或经过缓冲整形的外部时钟。如果使用外部时钟，该时钟信号应是TTL 兼容信号，而且正常运行时，此时钟不能停止、改变、或低于指定的频率。此外部时钟应连到DSP 的CLKIN 引脚，且XTAL引脚必须悬空。 外部晶体连接 内核时钟（CCLK）和系统外设时钟（SCLK）可由输入时钟（CLKIN）信号获得。用户编程1x到63x的倍频因子（由最小和最大VCO频率决定），可使片上PLL倍频CLKIN信号。默认的倍数为10x，但可以通过软件指令改变。简单地写PLL_DIV寄存器可以改变运行频率。 频率转换模式 所有片上外设都以设定好的系统时钟（SCLK）速度运行。此系统时钟频率可通过PLL_DIV寄存器的SSEL3-0位的值编程。SSEL的编程值规定了PLL输出（VCO）和系统时钟的分频比率。SCLK分频值为1到15，下表给出了典型的系统时钟比率。 信号 名称 分频比率 VCO/SCLK 频率比率示例 (MHz) SSEL3-0 SCLK VCO SCLK 0001 0011 1010 1:1 3:1 10:1 100 400 500 100 133 50 系统时钟比率示例 通过设置 PLL_DIV寄存器CSEL[1-0]位的值，也能动态地改变内核时钟（CCLK）频率。如表7所示，CCLK分频比率可以是1，2，4和8。可编程的内核时钟频率对快速的内核时钟频率修改非常有用。 信号 名称 分频比率 VCO/SCLK 频率比率示例 (MHz) SSEL3-0 SCLK VCO SCLK 00 01 10 11 1:1 2:1 4:1 8:1 300 300 500 200 300 150 125 25 ADSP处理器的复位和引导 复位 ADSP-BF533可以通过4种方法进行复位： 管脚被置低电平；通过合理配置看门狗定时器产生复位；使用RAISE指令；在寄存器SWRST中用软件使相应的位置1，产生相应的复位。 第一种情况属于硬件复位，其余属于软件复位。硬件复位以后，可以使用片内引导核，将外部存储器中的用户程序装载到内部存储器L1，也可以不使用引导核直接从外部存储器开始执行程序，具体由引脚BMODE[1:0]的状态来决定。  引导资源 BMODE[1:0] 运行程序的起始地址 不使用引导ROM，而是从16位外部存储器（异步存储器块0）开始运行程序 00 Ox2000 0000 使用引导ROM，从8位FLASH引导 01 OxEF00 0000 使用引导ROM配置并从SPI串行ROM（8位地址宽度）引导 10 OxEF00 0000 使用引导ROM配置并从SPI串行ROM（16位地址宽度）引导 11 OxEF00 0000 上电复位或软件初始化复位后，处理器采样复位配置寄存器的BMODE脚，执行以下引导模式： 从外部16位存储器执行—从地址0x2000000开始执行，数据16位压缩，此模式跳过引导ROM。所有的配置参数都设置为适合最慢的设备（3个周期的保持时间，15周期的R/W访问时间，4个周期的建立时间） 从外部8位或16位外部Flash存储器引导—位于引导ROM存储空间的Flash引导程序通过异步存储器Bank0设置。所有的设置参数都适合最慢的设备。（3个周期的保持时间；15个周期的R/