数电习题课6.pptVIP

总结：时序逻辑电路的分析方法 * 第六章习题课 重点讲同步时序逻辑电路的分析方法。 同步时序电路：构成电路的每块触发器的时钟脉冲来自同 一个脉冲源，同时作用在每块触发器上 。 异步时序电路：构成电路的每块触发器的时钟脉冲来自不同的脉冲源，作用在每块触发器上的时间也不一定相同。 一、同步时序逻辑电路的分析步骤 1、写输出方程 2、写驱动方程 3、写状态方程 4、填状态转换表 5、画状态转换图 6、画时序波形图 7、分析其功能 8、检查自启动 二 常用集成电路 集成四位二进制加法计数器74LS161 集成移位寄存器74LS194 同步十六进制可逆计数器74LS191 同步十进制加法计数器74LS160 同步十进制可逆计数器有74LS190。 电路框图、功能表和74LS191相同。 二－五－十进制异步计数器74LS290 集成移位寄存器74LS194 功能表： RD S1 S0 工作状态 0 x x 清零 1 0 0 保持 1 0 1 右移(向Q3移) 1 1 1 并行输入 1 1 0 左移(向Q0移) 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 2 3 4 问题： 4个CP后，为什么向右移入了4个1 ? 向右移举例： 1 要想只将一个1右移，操作过程见上： 1 0 1 0 0 1 0 0 0 1 0 Q0 Q1 Q2 Q3 CP S1 S0 74LS194 RD D0 D1 D2 D3 DIR DIL 1 2 3 4 功能表： 1 0 0 0 0 RD 端 LD 端功能的区别： 0 CP RD LD EP ET 工作状态 0 X X X X 置零 0 1 X X 预置数 X 1 1 0 1 保持 X 1 1 X 0 保持（但C=0） 1 1 1 1 计数 Q3 Q2 Q1 Q0 C CP EP ET 74LS161 RD LD D3 D2 D1 D0 X X X X 0 1 Q3 Q2 Q1 Q0 C CP EP ET 74LS161 RD LD D3 D2 D1 D0 X X X X X X X X 0 例如： 0 0 1 1 0 0 1 1 集成四位二进制加法计数器74LS161 EP、ET：功能转换端 C：进位输出端 RD：复位端 LD：预置数的控制端 D3D2D1D0：预置数的输入端 单时钟同步十六进制可逆计数器74LS191 逻辑符号 同步十进制计数器 集成同步十进制可逆计数器有74LS190。 电路框图、功能表和74LS191相同。 功能表 1 X 1 X 保持 0 X X 预置数(异步) 0 1 0 加法计数 0 1 1 减法计数 CPI S LD U/D 工作状态 X Q3 Q2 Q1 Q0 C/B CPI 74LS191 LD D3 D2 D1 D0 CPO U/D S S=0，C/B=1时，CPO=CPI C/B进.借 位信号 CLK0串行 时钟输出 74LS193 — 双时钟4位二进制同步可逆计数器 器件实例：74 160 计数 1 1 1 1 保持（C=0） 0 X 1 1 X 保持（包括C） 1 0 1 1 X 预置数（同步） X X 0 1 置 0（异步） X X X 0 X 工作状态 同步十进制计数器 集成同步十进制加法计数器有74LS160。电路框图、功能表 和74LS161相同，但输出只有0000~1001十个稳定状态。 进位输出函数C=Q3Q0 74LS160的状态转换图 （Q3Q2Q1Q0 ） 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1110 1111 1100 1101 C=Q3Q0=1 功能说明（表1） 异步二——五——十进制计数74LS290 CP输入端 进制 输出状态 分频端 CP0 Q0 二 0、1 Q0为二分频端 CP1 Q3Q2Q1 五 000~100 Q3为五分频端 CP1 Q3Q2Q1Q0 十 0000~1001 Q3为十分频端 且Q0与CP1相连 输出端 S91 S92 R01 R02 CP1 CP0 Q0 Q1 Q2 Q3 S 1J C1 1K R ≥1 1J C1 1K R ≥1 1J C1 1K R FF0 FF1 FF2 FF3 S 1J C1 1K R 功能说明 异步置0端 RO1 RO2 异步置9端 S91 S92