先进混合讯号微控制器的除错策略.pdfVIP

先进混合讯号微控制器的除错策略 By Keith Coffey, Silicon Laboratories Inc. 在过去 30 年里，微控制器已演变成为跨越众多领域的 100 亿美元全球市场，尽管 这个市场已经非常成熟，厂商仍继续以8 位处理器为基础，发展各种创新的解决方 案。8 位的 8051 架构是在 1980 年代首次推出，此后它就吸引了庞大而忠实的用户 群。这些年来，不断的技术创新使它拥有更多的功能特色，例如现场可烧录的程序 内存、整合式模拟数字转换器和加强型串行通讯功能；藉由提高效能、整合度和弹 性，新型 8051 微控制器系列正将新的生命力注入现有架构，这些组件也已真正成 为系统单芯片 (SoC) 产品。 这些组件采用先进的整合技术，迫使嵌入式软件开发和除错程序必须面对许多新的 挑战。原始程序层级的软件开发和除错工具对于复杂系统固然重要，嵌入式系统除 错的关键却在于原始程序显示窗口和硬件之间的连结。虽然传统的嵌入式系统发展 技术一直都很适合只有很少或完全没有模拟功能的低产出控制器，但这些方法却不 足以应付最新的系统单芯片产品。 在 8 位的世界里，嵌入式系统研发人员通常会依赖三项基本的除错策略，分别是 EPROM/OTP 原型、目标监督程序或线内仿真器 (ICE) 系统，但是对于先进的混合 讯号微控制器，拥有最大优势的却是芯片内建除错系统。以下我们将逐一分析这些 方法，还有它们是否适合复杂的新型嵌入式系统。 EPROM/OTP 原型 传统上，嵌入式系统的最基本发展方法是 EPROM/OTP 原型。在这种方法中，研 发人员先在桌上型计算机利用汇编语言或 C 语言设计软件，然后将编译所得的目 的码烧录到 EPROM 、OTP 或是 EEPROM 组件，再将目标组件安装到原型电路板 预留的组件插座以进行除错。研发人员接着会测试系统以决定其功能是否正常，发 现错误后，他们会修改原始程序，烧录新组件，把新组件安装至插座，然后重复整 个测试程序。 过去，这种软件开发方法的成本都很低，效果也很好，但是对于先进的混合讯号组 件，这种做法很快就变得没有生产力。随着功能整合度不断提高，厂商开始把更多 的程序内存、数据存储器和处理器效能加入控制器，使它能够执行更复杂的软件程 序。然而对于系统内部的工作情形，这颗原型芯片却只能提供很少或完全无法提供 任何的能见度 (visibility) ，研发人员必须加入软件hook (例如切换外部接脚) 来监视 程序的执行和目标装置的行为，这种做法使得程序的设计、烧录和测试过程变得非 常冗长，很快就让人觉得疲倦厌烦。 芯片封装是这类发展工具的另一项困难。随着终端系统日益复杂，研发人员被迫在 更小的封装内挤进更多的电路，不同的系统空间需求也可能让组件插座变得不切实 际。为了克服系统空间的限制，芯片厂商开始提供高接脚数的表面粘着封装，但这 些组件却很难以人工方式安装至电路板或进行重焊，这使得EPROM 原型法在实际 上并不可行。 监督程序 (Monitor Code) 为了解决 EPROM/OTP 原型法的能见度缺点，设计人员所采取的下一步通常是把 软件监督程序加入目标组件，这个目标监督程序会透过串行联机与个人计算机上的 除错程序通讯，进而为目标组件提供基本的线上执行控制 (in-system run control) ， 例如执行／停止、单步执行和软件断点；断点会在目标组件的程序内存中以跳跃指 令取代原有指令，由这个跳跃指令把控制权转交给监督程序。 整体来说，这种方法会提供更强大的除错能力，因为研发人员可于终端系统工作时 查询目标组件的状态；但另一方面，这种方法却须占用目标系统的使用者资源来提 供串行联机和命令界面。除此之外，储存于 ROM 内存的程序代码也无法以这种方 法进行除错，因为监督程序必须修改程序内存以取得执行控制。由于监督程序通常 是目标系统上的中断驱动型软件程序，所以使用者并无法在中断服务例程内设定断 点；在复杂的嵌入式系统中，中断例程可能是整个程序的重要部份，因此无法在中 断例程内除错就成为很严重的缺点。 ICE 系统 ICE 仿真器是最高阶的8 位发展系统，它包含仿真器转接盒 (emulator pod) ，其中的 电路可以准确再生目标装置的行为，这个转接盒会透过末端附有插座的缆线来取代 目标系统的控制器。 ICE 系统的主要优势是它提供目标装置内部工作情形的完整能见度，研发人员可以 准确看到程序执行时所做的事。基本的ICE 系统会提供仿真所需的RAM 内存来储