基于FPGA的卡尔曼滤波器的设计与实现.pptVIP

使用 DSP Builder设计数字信号处理系统的流程为: (1)在Matlab/Simulink中建立一个*.mdl模型文件,用图形方式调用Altera DSP Builder和Simulink其他库中的图形模块进行数学模型设计; (2)利用Simulink图形化仿真分析功能对此设计模型进行纯数学上的仿真、验证及修改; (3)通过Altera DSP Builder中的SignalCompiler模块把Matlab/Simulink的设计文件(· mdl)转成相应的硬件描述语言VHDL设计文件(·vhd)，以及用于控制综合与编译的RTL脚本; (4)在 SignalCompiler里用选定的工具自动进行综合和编译,或用QuartusII 调用上述VHDL 文件,选择器件型号锁定引脚重新编译; (5)配置芯片(program device),即把SRAM对象文件(*.sof)下载到FPGA芯片. * 卡尔曼滤波算法矩阵运算的分解 卡尔曼滤波算法涉及到矩阵运算，把矩阵运算分解成一系列加减乘除运算单元，利用DSP Builder的加减乘除等模块来建模实现。利用平行的硬件技术来实现算法，可以提高执行速度。在本设计中，卡尔曼滤波算法的5个方程可以分解成如下的形式。 * 状态一步预测值 分解为： 其中： (2) 预测误差方差 分解为： 其中： * (3) 滤波增益 可分解为： 其中： (4) 最佳滤波值 可分解为： 其中： * (5) 滤波误差方差 分解为： 其中： 输出预测 可分解为： * 图7 卡尔曼滤波系统模型 基于FPGA的卡尔曼滤波器各功能模块设计 （1）卡尔曼滤波系统模型 在Matlab/Simulink中建立一个*.mdl模型文件，根据以上的等式，利用DSP Builder库和Simulink库中的图形模块进行设计输入。本设计采用层次化设计，依据卡尔曼滤波算法分解的等式，利用DSP Builder库中的加减乘除模块以及端口模块来实现建模。建立的顶层系统模型如下图所示。 注：图中， sub1为来自Simulink库中的输入信号模块，信号 y 为未叠加噪声的原信号，yv 为叠加高斯白噪声的待滤波的信号。 fc1,fc2,sub2,sub3,sub4 为卡尔曼滤波的五个子系统模块。 * （2）卡尔曼滤波模型的仿真结果 ● Simulink 仿真结果 图8 叠加白噪声的正弦输入信号 图9 滤波后的信号和未叠加白噪声的正弦输入信号 采用叠加高斯白噪声的正弦信号作为输入信号，对建立的滤波器模型进行仿真。 * 图10 误差波形 从以上仿真结果看出，叠加噪声的输入信号通过滤波后，与未叠加噪声的正弦信号相吻合，待信号达到稳定后，误差在0.5度以内。 Simulink 仿真结果（续） * ● modelsim 仿真结果 在Simulink中进行的仿真是属于系统验证性质的，是对*.mdl文件进行的仿真，并没有对生成的VHDL代码进行过仿真。生成VHDL描述是RTL级的，是针对具体的硬件结构的，而在Matlab的Simulink中的模型仿真是针对算法实现的，这二者之间有可能存在软件理解上的差异，转换后的 VHDL代码实现可能与mdl模型描述的情况不完全相符，这就需要针对生成的RTL级VHDL代码进行功能仿真。 基于FPGA的卡尔曼滤波器各功能模块设计 * modelsim 仿真结果（续） 利用Modelsim进行功能仿真。设置输入输出信号均为模拟形式，仿真波形如下所示： 比较两种仿真结果可知，modelsim与Simulink的仿真结果一致。 图11 modelsim功能仿真图 * ● QuartusⅡ时序仿真 基于FPGA的卡尔曼滤波器各功能模块设计 在QuartusⅡ环境中打开DSP Builder建立项目文件，选择器件型号进行编译和时序仿真，得到时序波形如下图所示。 图12 卡尔曼滤波的时序仿真图 * QuartusⅡ时序仿真（续） 用DSP Builder设计卡尔曼滤波模型是整个系统设计中的一个子模块，把卡尔曼滤波模型转化后的VHDL文件生成图元文件，如下图所示，以便在整个系统设计中调用。 图13 生成的卡尔曼图元文件 * 在QuartusⅡ环境下，整个系统原理图设计中，调用各个子模块，构成完整的设计，然后进行编译、仿真、引脚分配等工作，最后配置芯片，把SRAM对象文件(*.sof)