《半导体器件》课程设计报告.pptVIP

四.BJT和CMOS工艺 （1）双极性晶体管简介 在半导体的晶体中形成两个靠的很近的PN结即可构成双极性晶体管。 这两个晶体管将半导体分成三个部分，他们的排列顺序是N-P-N或者P-N-P。 * 双极性晶体管有四种工作状态： 1．发射结正偏，集电结反偏时， 为放大工作状态； 2．发射结正偏，集电结正偏时， 为饱和工作状态； 3．发射结反偏，集电结反偏时， 为截止工作状态； 4．发射结反偏，集电结正偏时， 为反向工作状态； 四.BJT和CMOS工艺 * （2）CMOS简介 四.BJT和CMOS工艺 CMOS（Complementary Metal Oxide Semiconductor），互补金属氧化物半导体，电压控制的一种放大器件。是组成CMOS数字集成电路的基本单元。 以CMOS为单元的CMOS集成电路具有功耗低，抗干扰能力强和速度快的优点，在一般逻辑电路、大规模存储器以及未处理器等领域都得到了广泛的应用。 * 四.BJT和CMOS工艺 * 四.BJT和CMOS工艺 （1）双极型晶体管工艺流程 1.衬底选择。选用P型Si衬底。 2.第一次光刻（N+掩埋层扩散孔光刻） 3.外延层淀积去除氧化层，在衬底上外延 生长出N型硅 4.第二次光刻（P+隔离扩散孔光刻）,在硅衬底 上形成许多孤立的外延岛区，以实现各元件间 的电隔离。隔离扩散后的芯片剖面图。 * 四.BJT和CMOS工艺 （1）双极型晶体管工艺流程 5.第三次光刻（P型基区扩散孔光刻）,通过光刻和离子注入，形成P基区和P型扩散电阻。 6.第四次光刻（N+发生区扩散孔光刻） 第四次光刻是为了在基区中制造N+掺杂的发射区留下开孔，同时还包括N型电阻的接触孔和外延层的反偏孔。 7.第五次光刻（引线接触孔光刻） 目的是为了给电极和电阻引线留下位置。 8.第六次光刻（金属化内连线光刻） * 四.BJT和CMOS工艺 （2）双阱CMOS工艺 1.衬底准备,衬底氧化后形成二氧化硅层，在SiO2层上再生长氮化硅层。 2.通过光刻定义出P阱区域，刻蚀P阱区Si3N4层，P层离子注入形成P阱。 3.在P阱区扩散并生长厚SiO2层，其他区域被Si3N4层保护而不会被氧化 4.形成N阱：去掉光刻胶及Si3N4层，N阱区进行离子注入形成N阱。 * 四.BJT和CMOS工艺 （2）双阱CMOS工艺 5.形成场隔离区,生长一层薄氧化层，淀积一层氮化硅，光刻场氧化区，场区离子注入。 6.形成多晶硅栅：生长栅氧化层，沉积、光刻和刻蚀多晶硅栅。 7.形成N管漏源区。P阱中的NMOS管光刻，注入磷或砷并扩散，形成N管漏源区。 8.形成P管漏源区。用光刻胶将NMOS管保护起来，光刻N阱中的PMOS管，注入硼并扩散形成P管漏源区。 * 四.BJT和CMOS工艺 （2）双阱CMOS工艺 9.形成接触孔 硅片表面淀积二氧化硅薄膜。 10.形成金属层 淀积金属层，光刻定义出连线图形。 * 五.可调电阻版图 L1版，多晶硅版 L2版，金属反刻版 L3版，金属反刻版 L4版，接触孔版 L5版，接触孔版 用L2版时，R=333.6Ω 用L3版时，R =657.2Ω * 五.可调电阻版图 L1版，多晶硅版 L2版，金属反刻版 L3版，金属反刻版 * 五.可调电阻版图 L4版，接触孔版 L5版，接触孔版 * 五.可调电阻版图 工艺参数值： 衬底类型为N型 多晶硅薄层的方块电阻值Rs=20Ω/□ 硅片电阻率取 =70Ω/cm 扩散深度Xj= 2um 扩散温度T=1300℃ 衬底掺杂浓度 扩散时间 * 附1：翻译 L-EDIT操作手册 第5页 建议:本教程的目的是教会你如何使用L-EDIT。为了节省时间,你不需要了解每个层的名字和功能的不同.只需要根据 这个教程所述的方法绘制对象。 3. 分别在n型区/p型区上画出源区/漏区和衬底有源区。基区不能直接连接到金属层，所以我们需要在连接处生成n型或者p型掺杂层。注意n型选择区可以正交穿过多晶硅栅，因为在芯片受到n型掺杂原子轰击的时候多晶硅栅可以阻止n型原子淀积在栅下。 * 8050管输出特性曲线 附2：BJT参数测量 * 8550管输出特性曲线 附2：BJT参数测量 * 参考文献 [1]关旭东．硅集成电路工艺基础[M]．北京大学出版社．2003.10 [2]刘恩科 朱秉升 罗晋生.半导体物理学[M].电子工业出版社.2009.2 [3]施敏 梅凯瑞.半导体制造工艺基础[M].安徽大学出版社.2007.4 [4]蔡懿慈 周强.超大规模集成电路设计导论[M].清华大学出版社.2005.1 [5]王志功 景为平 孙玲．集成电路设计技术与工具[M].东南大学出版社．2007.7 [6]曾树荣．半导体器件物理基础[M