10-11微机原理和应用15.ppt

第7章 存储系统 7.1 存储系统组成 7.1.1 层次结构 7.1.2 高速缓存 7.1.3 技术指标 7.2 半导体存储器 7.2.1 读写存储器 7.2.2 只读存储器 7.3 存储器地址译码 7.4 个人微机主存空间分配 层次结构 寄存器 微处理器内部的存储单元 高速缓存（Cache） 完全用硬件实现主存储器的速度提高 主存储器 存放当前运行程序和数据，采用半导体存储器构成 辅助存储器 磁记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问 存储访问的局部性原理 层次结构解决存储器件的容量、速度和价格矛盾 出色效率来源于存储器访问的局部性原理： 处理器访问存储器时，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中 空间局部：紧邻被访问单元的地方也将被访问 时间局部：刚被访问的单元很快将再次被访问 高速缓存Cache 高速缓存：在相对容量较大而速度较慢的主存DRAM与高速处理器之间设置的，少量，但快速，SRAM组成的存储器 高速命中(Hit)： 微处理器读取主存的内容已包含在Cache中，可以直接读取Cache，不用访问主存 高速缺失(Miss)： 微处理器读取主存的内容不在Cache中，需要访问主存读取一个数据块 命中率（Hit Rate）：高速命中的概率 Cache结构 主存以字（字节）为寻址单位 Cache以行（线Line，槽Slot）为寻址单位 Cache行包含B个主存字，对应一个主存块 Cache与主存间的数据传送以数据块为单位 主存划分成M＝2n÷B个“主存块” Cache具有m个“Cache行” Cache由数据存储器和标签存储器组成 数据存储器：高速缓存主存数据 标签存储器：保存数据所在主存的地址信息 Cache的地址映射 地址映射：确定主存块与Cache行之间的 对应关系 直接映射（Direct Mapping） 将每个主存块固定地映射到某个Cache行 硬件简单、易于实现，但容易发生冲突、利用率较低 相关映射（Full Associative Mapping） 将一个主存块存储到任意一个Cache行 使用灵活、利用率高，但实现电路比较复杂 组合映射（Set Associative Mapping） 用多个相关映射的Cache按直接映射组合形成 多采用2/4/8相关映射的Cache为一组（Set），各组采用直接映射，分别被称为2路（Way），4路或8路组合映射 Cache的替换算法 替换问题 新主存块要进入Cache，决定替换哪个原主存块 直接映射Cache，只能替换唯一的一个Cache行 完全相关和组合相关，需要选择替换算法 近期最少使用LRU算法 替换最长时间未被使用的Cache行 先进先出FIFO算法 替换存放时间最长的Cache行 最不常用LFU算法 替换访问次数最少的Cache行 随机算法 随意替换一个Cache行 Cache的写入策略 解决处理器写入Cache引起主存和Cache内容不一致性问题 直写（Write Through） 处理器对Cache写入的同时，也写入到主存 回写（Write Back） 增加一个更新位 更新Cache时，不立刻写入主存，使更新位置位 替换时，在确认更新位为1后，才进行回写主存 回写Cache的性能要高于直写Cache RAM芯片的类型 SRAM（静态RAM：Static RAM） 以触发器为基本存储单元 不需要额外的刷新电路 速度快，但集成度低，功耗和价格较高 DRAM（动态RAM：Dynamic RAM） 以单个MOS管为基本存储单元 要不断进行刷新（Refresh）操作 集成度高、价格低、功耗小，但速度较SRAM慢 NVRAM（非易失RAM：Non-Volatile RAM） 带有后备电池的SRAM芯片 断电后由电池维持供电 三状态双向缓冲器 半导体RAM的数据输入/输出控制电路多为三状态双向缓冲器结构，以便使系统中各存储器芯片的数据输入/输出端能方便地挂接到系统数据总线上。 存储器的主要技术指标 包括存储容量、存取速度、可靠性、功耗、工作温度范围和体积； 其中最重要的是存储容量和存取速度（存取速度用最大存取时间来衡量 存取时间 发出读/写命令到数据传输操作完成所经历的时间 存取周期 两次存储器访问所允许的最小时间间隔 存取周期大于等于存取时间 存储容量 存储容量是存储器的一个重要指标。存储容量是指存储器可以存储的二进制信息量，即： 存储容量=存储单位数×字长 例: 6264 SRAM的容量为： 8Kb×8bit = 64K位 芯片的地址线根数:13；芯片的数据线根数:8； 41257 DRAM的容量为