电设工作小结之——MSP430G2553学习笔记——1_张彬_新浪博客.pdf

电设工作小结之——MSP430G2553 学习笔记——1 第一版 MSP430G2553 学习笔记 Created on: 2012-8-18 Author: zhang bin 学习笔记 for msp430g2553 redesigned by zhang bin 2012-08-18 versions：12_08_01 一，MSP430G2553 单片机的各个功能模块 （一），IO 口模块， 1，我们所用的MSP430G2553 有两组IO 口，P1 和P2 。 2，IO 口的寄存器有：方向选择寄存器PxDIR ，输出寄存器PxOUT ，输入寄存器PxIN ， IO 口内部上拉或下拉电阻使能寄存器PxREN ， IO 口功能选择寄存器PxSEL 和PxSEL2 ， IO 口中断使能寄存器PxIE ，中断沿选择寄存器PxIES ，IO 口中断标志寄存器PxIFG 。 3，所有的IO 都带有中断，其中所有的P1 口公用一个中断向量，所有的P2 口公用一个 中断向量。所以在使用中断时，当进入中断后，还要判断到底是哪一个IO 口产生的中断， 判断方法可以是判断各个IO 口的电平。 4，中断标志PxIFG 需要软件清除，也可以用软件置位，从而用软件触发一个中断。 注意：在设置PxIESx 时根据PxINx 有可能会引起相应的PxIFGx 置位（具体的情况见用户 指南），所以在初始化完 IO 口中断以后，正式使用IO 中断前要先将对应的PxIFGx 清零。 程序如下： void IO_interrupt_init() //IO 中断初始化函数 { P1REN |= BIT4+BIT5+BIT6+BIT7; // pullup 内部上拉电阻使能 //使用中断时，使能内部的上拉电阻这样当该脚悬空是，电平不会跳变，防止悬空时电 平跳变不停的触发中断 P1OUT = BIT4+BIT5+BIT6+BIT7; // 当引脚上的上拉或下拉电阻使能时，PxOUT 选择 是上拉还是下来 //0：下拉，1：上拉 P1IE |= BIT4+BIT5+BIT6+BIT7; // interrupt enabled P13 中断使能 P1IES |= BIT4+BIT5+BIT6+BIT7; // Hi/lo edge 下降沿中断 //P1IES = ~BIT3; //上升沿触发中断 P1IFG = ~(BIT4+BIT5+BIT6+BIT7); //中断标志位清零 } 5，PxOUT ：如果引脚选择了内部的上拉或下拉电阻使能，则PxOUT 设定电阻是上拉 还是下拉，0 ：下拉，1：上拉 6，当IO 口不用时，最好不要设为输入，且为浮动状态（这是IO 口的默认状态），因 为当输入为浮动时，输入电压有可能会在VIL 和VIH 之间，这样会产生击穿电流。所以不 用的IO 口可以设为输出状态，或设为输入状态但通过外围电路接至VCC 或GND，或接一 个上拉/下拉电阻。 7，当使用msp430g2553 的IO 口时要注意，因为g2553 的IO 口寄存器的操作，不像 51，它不能单独针对某一位进行操作，必须对整个寄存器进行操作。所以就不像51， g2553 不可以定义bit 型的数据。所以在使用msp 的IO 口时要注意对需要位的操作，而不 要影响其他无关的位，可以 用 | ^等按位操作的符号。在使用IO 都控制其他外围模块 时也要注意要使用的IO 口的定义，可以用如下的定义方法： #define CLR_RS P2OUT=~BIT0; //RS = P2.0 #define SET_RS P2OUT|=BIT0; #define CLR_RW P2OUT=~BIT1; //RW = P2.1 #define SET_RW P2OUT|=BIT1; #define CLR_EN P2OUT=~BIT2; //EN = P2.2 #define SET_EN P2OUT|=BIT2; #define DataPort P1OUT 8，g2553 的P27 和P26 脚分别接外部晶体的输出和输入脚XOUT 和XIN ，默认是自动 设为了晶振管脚功能，但是当想把它们用为普通的IO 时，也可以，设置对应的SEL 设为 普通的I