第5章 触发器试卷.ppt

第5章 触发器 5.1 概述 为了寄存二进制编码信息，数字系统中通常采用触发器作为存储元件。 触发器是构成时序逻辑电路的基本逻辑部件 有两个稳定的状态: 0状态和1状态 在不同的输入情况下，触发器可以被置成0状态或1状态； 当输入信号消失后，触发器所置成的状态能够保持不变。 因此，触发器可以记忆1位二值信号。 基本RS触发器的动作特点： 输入信号直接加在输出门上， 输入信号在全部作用时间内都可以直接改变输出端的状态， 即：可以直接置1或直接置0 输入端称为：直接置位端和直接复位端（下标“Ｄ”表示直接控制）， 基本RS触发器：称为直接置位、直接复位触发器。 1.状态转移真值表 描述触发器的次态与原态和输入信号之间功能关系的表格 2.状态转移方程 反映触发器的次态与原态和输入信号之间功能关系的逻辑表达式 3.激励表 表示触发器由当前状态转移至所要求的下一状态时，对输入信号的要求。 4.状态转移图 标有0和1的两个圆圈：分别代表触发器的两个稳定的状态 箭头：表示在输入信号作用下状态转换的方向 箭头旁边的注标：表示触发器状态转换所需要的输入条件 5.逻辑符号 6.时序图 5.2 同步触发器（增加钟控信号） 同步触发器的输出状态不是直接由输入信号来决定， 而是受时钟脉冲的控制， 只有在作为同步信号的时钟脉冲到达时，触发器才按输入信号改变状态； 否则，即使输入信号变化了，触发器状态也不改变。 激励表 在实际应用中，有时需要在时钟脉冲到来之前， 预先将触发器置成1或0状态。 具有异步置1和置0功能的同步RS触发器的电路结构和逻辑符号。 状态转移方程 状态转移真值表 状态转移真值表 状态转移真值表 激励表 5.3.4 同步T触发器 T触发器： 当控制信号T=1时， 每来一个时钟信号它的状态就翻转一次； 当T=0时， 时钟信号到达后触发器的状态保持不变。 将JK触发器的两个输入端连在一起作为输入端，就可以构成T触发器。 在数字集成电路中通常没有专门的T触发器。 T触发器的状态方程为： 状态转移真值表 激励表 5.3.5 电平触发方式的工作特性 同步触发器在CP为低电平时： 不接受输入激励信号， 状态保持不变； 当CP为高电平时： 触发器接受输入激励信号， 状态发生转移。 这种钟控方式称为电平触发方式。 对于电平触发方式的触发器： 在CP＝1且脉冲宽度较宽时， 将随着输入信号的变化出现连续不停的多次翻转。 如果要求每来一个CP脉冲触发器仅翻转一次， 则对钟控信号约定电平的宽度有极其苛刻的要求。 5.4 主从触发器 为了提高触发器工作的可靠性， 在每个时钟周期内触发器输出端的状态能改变一次。 5.4.1 主从RS触发器 由两个电平触发方式的同步触发器级联而成， 主触发器的输出是从触发器的输入， 分别受互补的时钟脉冲控制。 特点 （1）由于主从RS触发器由两个互补的时钟脉冲分别控制两个同步RS触发器， 无论CP等于1还是等于0， 总有一个触发器被开启，另一个触发器被封锁， 因此输入状态不会直接影响输出端的状态 （2）主从触发器的动作分两步进行： 第一步，在CP=1期间主触发器根据输入信号决定其输出状态，而从触发器不工作； 第二步，待CP由1变为0时，从触发器的状态跟随主触发器的状态。 主从触发器输出状态的改变发生在CP下降沿。 （3）克服了CP=1期间触发器输出状态可能多次翻转的问题。 在CP=1的时间内，输入信号将对主触发器起控制作用。 当输入信号发生变化时，CP下降沿到来时触发器的新状态不一定是CP处在上升沿时输入信号所决定的状态。 输入信号仍需遵守约束条件。 5.4.2 主从JK触发器 RS触发器在使用时有一个约束条件， 工作时不允许输入信号R、S同时为1。 为了方便使用，希望即使出现了S=R=1的情况， 触发器的次态也是确定的， 因此需要进一步改进触发器的电路结构。 消除了对输入信号的约束条件， 在CP信号的下降沿触发，功能与同步JK触发器一致。 由于主触发器发生一次翻转后， 不能及时反映:输入信号的后续变化； 从触发器的状态在CP下降沿到来时: 与主触发器的状态相同， 使得从触发器的状态与输入信号之间的关系 与主从JK触发器状态方程描述的结果不一致。 具有多输入端的主从JK触发器 5.5 边沿触发器 5.5.1 维持-阻塞触发器 当CP=0时，触发器状态保持不变。 当CP由0跳变至1时，触发器状态发生转移。 可见：由于维持－阻塞的作用，使得触发器仅在CP的上升沿触发，其余时间保持不变。 状态转移真值表 5.5.2下降沿触发的边沿触发器 在稳定的CP=0及CP=1期间： 触发器状态均维持不变， 只有在CP下降沿到达时刻， 触发器才拾取输入信号并发