基于VHDL万年历的设计.doc

《EDA技术实用教程》 基 于 VHDL 的 万 年 历 设 计 （ＥＤＡ实验报告） 2012年12月28日 前言 本设计为实现一个多功能的万年历，具有年、月、日、时、分、秒计时并显示的功能，顾名思义，其满量程计时为一万年；具有校对功能，能够对初始的时间进行人为的设定。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计具有万年历功能的硬件电路，在QuartusII软件设计环境下，采用自顶向下的设计思路，分别对各个基础模块进行创建，通过各个基础模块的组合和连接来构建上层原理图，完成基于VHDL万年历设计。 系统目标芯片采用EP1K30TC144-3，由时钟模块、控制模块、计时模块、数据译码模块、显示模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，将硬件编写程序下载到试验箱上，选择模式3进行功能验证。本系统能够完成年、月、日和时、分、秒的分别显示，由按键输入进行万年历的校时功能。 目录 1 实验概述 4 1.1 EDA技术 4 1.2 QuartusII的使用 4 1.3 模块化设计 4 1.4 分析、解决问题 4 2 实验内容与要求 5 2.1实验内容 5 2.1实验说明 5 2.3实验要求 6 3 实验原理 7 3.1设计思想 7 3.2设计原理图 8 3.3工作工程 9 4 实验结果 10 4.1VHDL程序与仿真 10 4.1.1秒和分模块 10 4.1.2小时模块 11 4.1.3日（天）模块 12 4.1.4月份模块 15 4.1.5年模块 17 4.1.6校时模块 19 4.1.7显示模式切换模块 21 4.2顶层设计与仿真 23 4.3下载与验证 25 4.3.1电路结构选择 25 4.3.2端口配置 26 4.3.3实际电路验证 29 5 实验小结 30 参考文献 31 1 、实验概述 1.1 EDA技术 EDA（Electronic Design Automation），即电子设计自动化，是指利用计算机完成电子系统的设计。它的主要特征及核心是“自顶向下”的设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表。由于设计的主要仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。 1.2 QuartusII的使用 通过实验，熟悉并掌握QuartusII软件的使用，熟悉该软件工具的环境。除了学习利用VHDL语言编写程序实现硬件电路以外，还要熟练的使用原理图输入的方法进行硬件设计，具体是对每个模块形成一个功能元件，通过元件的连接来实现系统的功能，而不是通过VHDL语言的元件例化程序来完成，不仅提高了效率，而且思想原理也更加的清晰。 1.3 模块化设计 掌握年、月、日、时、分、秒以及控制部分的各功能模块程序设计的原理，进而理解万年历的设计原理，学习并理解模块化设计的方法与思想。用VHDL语言编写各模块程序，进一步了解和掌握各个程序语言，知道编程中的注意事项，提高编程的熟练程度。 1.4 分析、解决问题 通过本实验设计，理论联系实际，巩固所学理论知识，并且提高自己通过所学理论分析、解决实际问题的能力。进一步加深对VHDL设计的了解与认识，体会EDA的巨大作用，了解进行硬件系统设计的整个流程，对生活工作中的电气设备有了更深一层次的了解，对电气工程专业有了更多兴趣。 2、实验内容与要求 2.1实验内容 设计具有如下功能的万年历： 1）能进行正常的年、月、日和时、分、秒的日期和时间计时功能，按键KEY1用来进行模式切换，当KEY1=1时，显示年、月、日；当KEY1=0时，显示时、分、 秒。 2）能利用实验系统上的按键实现年、月、日和时、分、秒的校对功能。 3）用层次化设计方法设计该电路，编写各个功能模块的程序。 4）仿真报时功能，通过观察有关波形确认电路设计是否正确。 5）完成电路设计后，用实验系统下载验证设计的正确性。 2.2实验说明 万年历的设计思路与多功能时钟的设计思路相似。多功能时钟的各功能模块及相互之间的连接如下图1所示 图1多功能时钟系统原理框图 年、月、日和时、分、秒的显示格式如图2所示。年、月、日同时显示，时、分、秒同时显示，通过显示模式切换来分别显示。 年/时