第十二章集成电路设计技术与工具.ppt

12.5.1 特定的可测性设计方法 电路分块最常用的方法就是硬件分块法： 原始电路 分块电路 12.5.1 特定的可测性设计方法 3）制定可测性设计规则 为了设计时就能考虑到测试的问题，可以通过遵循一些设计规则来降低测试的复杂性。设计时主要遵循的规则有以下几条： （1）设计易于初始化的电路。 （2）避免使用冗余的逻辑。 （3）避免使用异步反馈。 （4）避免使用大扇入的门。 （5）对难以控制的重要信号要提供外部控制管脚。 12.5.2 扫描路径法 由于时序电路存在记忆单元，状态相当复杂，生成的测试图形非常多，因此测试也相当复杂。要改善时序电路的测试，就必须使这些记忆单元的状态易于外部设定和观测。扫描路径法是一种应用较为广泛的结构化可测性设计方法，其主要思想是获得对触发器的控制和观测 12.5.2 扫描路径法 1）基本的扫描设计 在设计扫描路径时，可以通过在芯片上附加一个连接电路内部关键节点的移位寄存器实现。显然，这种方法要增大芯片的面积。更加有效的方法是将芯片中使用的所有触发器用专门设计的扫描触发器（SFF）代替： 12.5.2 扫描路径法 一个同步时序电路可以模型化为如图所示的组合电路和触发器两部分： 12.5.2 扫描路径法 用扫描触发器代替图中的D触发器，便可实现同步时序电路模型的扫描路径设计： 12.5.2 扫描路径法 2）扫描电路的测试 在扫描方式下，扫描触发器构成一个位移位寄存器，组合逻辑的输出与触发器无关，。利用这个工作方式，可以把同步时序电路的测试转化为组合电路的测试。 12.5.2 扫描路径法 基于扫描设计的电路，只要对组合逻辑和不在扫描路径上的触发器进行测试，对于扫描路径上的触发器测试，测试方法和测试图形都是固定的。因此，扫描电路的测试可以分为以下两个阶段完成： (1)第一个阶段主要是测试扫描寄存器。 (2)第二个阶段是对时序电路中的组合逻辑部分进行测试。 12.5.2 扫描路径法 扫描路径法的主要优点是只需要三个附加的管脚，即测试使能（TC）、扫描输入（SCAN_IN）和扫描输出（SCAN_OUT），就可以控制和观测电路内部的主要节点，因而得到了广泛的应用。其主要缺点是对电路速度及芯片面积的影响都比较大。若想得到最佳的测试结果，则需完全的扫描路径，即将所有的触发器都置于扫描路径上。 12.5.3 内建自测试BIST 人们开发了一种新的DFT技术，希望能在电路内部建立测试生成、施加和分析，利用电路自身来结构来测试自己，这就是内建自测试（BIST） 。 12.5.3 内建自测试BIST 1） BIST的结构和层次化应用 基本的BIST结构要求在硬件系统中增加三个硬件模块：测试矢量生成电路、测试响应分析电路和测试控制电路： 内建自测试的一般结构 12.5.3 内建自测试BIST 对于一个典型的数字系统，一般都是由门、触发器完成芯片级设计，再由芯片组成模块（板），最后由模块构成系统这样一种层次化方式组成。利用BIST技术可层次化应用的特点，可以建立由底向上的层次化测试结构： 12.5.3 内建自测试BIST BIST的层次化结构 12.5.3 内建自测试BIST 2）BIST的测试生成 测试向量的产生是数字电路测试中的重要工作之一，对于BIST技术常用的测试向量产生方法有三种;确定性方法、穷举或伪穷举方法和伪随机方法。 12.5.3 内建自测试BIST （1）确定性方法 这种方法是利用一定的算法（如D算法、FAN算法等）在被测电路中进行敏化搜索来确定测试向量，产生出的测试矢量可以固化在芯片内部的ROM中。在测试时，再将测试矢量从ROM中取出，施加到被测电路的输入端，并将被测电路的响应输出与预先存储的正确响应相比较。 12.5.3 内建自测试BIST （2）穷举或伪穷举测试 穷举或伪穷举测试。穷举测试矢量BIST消除了测试矢量生成的步骤并可达到很高的故障覆盖率。对于一个N输入的组合逻辑，我们将输入所有可能的2N个测试矢量。对于输入N大于22的电路，这个办法是行不通的。 12.5.3 内建自测试BIST （3）伪随机测试产生方法 伪随机测试是BIST技术中采用的最普遍的测试生成方法，伪随机测试向量的使用有效地避免了费时、复杂的算法求解测试向量的过程。伪随机测试产生方法是一种用硬件结构自动产生测试向量的方法，当给该结构预置某一初值后就可以自动产生测试矢量。 12.5.3 内建自测试BIST 对于伪随机测试矢量生成来说，线性反馈移位寄存器（LFSR）由于可以使用较紧凑的结构产生较长的测试序列而被普遍采用： 上述LFSR所产生的函数可用如下多项式表达： 12.5.3 内建自测试