微处理器原理与应用(第三章).ppt

8086 CPU结构 8086 CPU是Intel系列的16位微处理器，它采用HMOS工艺制造，双列直插，有40个引脚。8086 CPU的电源为单一的5V，主时钟频率为5MHz～10MHz。它的外部数据总线为16位，地址线为20根。因为可用20位地址，所以可寻址的地址空间达1MB。 8086 CPU内部采用了并行流水线结构，可以提高CPU的利用率和处理速度。8086 CPU被设计为支持多处理器系统，因此能方便地与数值协处理器8087或其他协处理器相连，构成多处理器系统，从而提高系统的数据处理能力 8086处理器的结构 控制器用来控制程序和数据的输入/输出，以及各部件之间的协调运行，运算器用来进行算术运算和逻辑运算，并保存中间运算结果，寄存器组则用来临时存放信息，其信息或为要处理的数据，或为内存中获取某数据的地址。 Intel 8086的内部结构框图 总线接口部件BIU BIU是CPU与外部存储器及输入输出的接口，负责与存储器和输入输出系统进行数据交换。 BIU由下列各部分组成： 4个16位段地址寄存器，即代码段寄存器CS，数据段寄存器DS，附加段寄存器ES和堆栈段寄存器SS，它们分别用于存放当前代码段、数据段、附加段和堆栈段的段基址。 段基址表示20位段起始地址的高16位，段起始地址的低4位固定是0。 16位指令指针IP：IP用于存放下一条要执行指令的有效地址EA(即偏移地址)，IP的内容由BIU自动修改，通常是进行加1修改。当执行转移指令、调用指令时，BIU装入IP中的是转移目的地址。 总线接口部件BIU 偏移地址表示离段起始地址之间的距离，用字节数表示。如偏移地址=0064H,表示该地址距离段起始地址有100个字节，偏移地址为0就表示该地址为段起始地址。 由段基址（段寄存器的内容）和偏移地址两部分构成了存储器的逻辑地址，如CS:IP=3000:2000H，CS:IP=0200:1020H等，都是逻辑地址。 20位物理地址加法器：加法器用于将逻辑地址变换成读／写存储器所需的20位物理地址，即完成地址加法操作。方法是将某一段寄存器的内容（代表段基址）左移4位（相当乘16）再加上16位偏移地址以形成20位物理地址。 6字节的指令队列：当执行单元EU正在执行指令中，且不需要占用总线时，BIU会自动进行预取下一条或几条指令的操作，并按先后次序存入指令队列中排队，由EU按顺序取来执行。 总线控制逻辑：总线控制逻辑用于产生并发出总线控制信号，以实现对存储器和输入输出端口的读／写控制。 执行部件EU 算术逻辑单元ALU: ALU完成16位或8位的二进制数的算术逻辑运算，绝大部分指令的执行都由ALU完成。在运算时数据先传送至16位的暂存寄存器中，经ALU处理后，运算结果可通过内部总线送入通用寄存器或由BIU存入存储器。 标志寄存器FR：它用来反映CPU最近一次运算结果的状态特征或存放控制标志。FR为16位，其中7位未用。 通用寄存器组：它包括4个数据寄存器AX、BX、CX、DX，其中AX又称累加器，4个专用寄存器，即基址指示器BP、堆栈指示器SP、源变址寄存器SI和目的变址寄存器DI。 EU控制器：它接收从BIU中指令队列取来的指令，经过指令译码形成各种定时控制信号，向EU内各功能部件发送相应的控制命令，以完成每条指令所规定的操作。 BIU和EU的动作管理 取指令 BIU从内存取指令，并送到指令队列。取指令时的地址由代码段寄存器CS中的16位段基址的最低位后补4个0，再与指令指针IP中的16位偏移地址在地址加法器中相加得到20位物理地址。然后通过总线控制逻辑发出存储器读命令，从而启动存储器，从存储器中取出指令并送入指令队列供EU执行。 BIU和EU的动作管理 取操作数或存结果 在EU执行指令过程中需要取操作数或存结果时，先向BIU发出请求，并提供操作数的有效地址，BIU将根据EU的请求和提供的有效地址，形成20位的物理地址并执行一个总线周期去访问存储器或I/O端口，从指定存储单元或I/O端口取出操作数送交EU使用或将结果存入指定的存储单元或I/O端口。如果BIU已准备好取指令同时又收到EU的申请，BIU先完成取指令的操作，然后进行操作数的读写。 当EU执行转移、调用和返回指令时，BIU先自动清除指令队列，再按EU提供的新地址取指令。BIU新取得的第一条指令将直接送到EU中去执行。然后，BIU将随后取得的指令重新填入指令队列。 8086寄存器结构 通用寄存器 数据寄存器 数据寄存器包括AX、BX、CX、DX等4个16位寄存器，主要用来保存算术、逻辑运算的操作数、中间结果和地址。它们既可以作为16位寄存器使用，也可以将每个寄存器高字节和低字节分开作为两个独立的8位寄