采用多级噪声抵消技术的CMOS全差分LNA设计.pdfVIP

第18卷第1期 电路与系统学报 V01．18No．1 2013年2月 JOURNAL0FCIRCUITSANDSYSTEMS February，2013 文章编号：1007—0249(2013)叭-0090．05 采用多级噪声抵消技术的CMOS全差分LNA设计+ 姚春琦， 毛陆虹， 张世林， 谢生 (天津大学电子信息工程学院，天津300072) 摘要。设计了一种用于2．4GHz 0．18umCMOS 结构和新颖的多级噪声抵消技术，不仅减小了电路的噪声而且增加了系统的线性度。芯片采用标准UMC 功率增益以及．1．1dBm的输入三阶截点(1IP3)。设计满足单芯片阅读器低噪声，低功耗和高线性度的要求。 关键词：低噪声放大器；噪声消除技术；线性度改善技术：CMOS射频集成电路 中图分类号。TN431．1文献标识码：A 1 引言 进行处理，因此设计和数字电路工艺相兼容的CMOS模拟电路，进而可以实现整个RFID阅读器芯片 的单片集成，可以进一步降低整个阅读器的成本和功耗。 ． 低噪放一般作为RFID阅读器射频前端的第一级，它主要功能是实现与天线的匹配以及提供足够 的增益克服后级噪声。目前以CMOS工艺为主的低噪声放大器已经成为当今RFID阅读器中研究的热 点【1。51，其中带电感负反馈的共源极结构，采用谐振原理，对于噪声的抑制具有很好的效果。在共源极 声增加，所以为了进一步提高电路性能，还需要采用噪声抵消电路来减小由共栅管引入的噪声。同时 注意到，以往的噪声抵消技术往往没有考虑到增加的噪声抵消支路也会给系统带来额外的噪声，使得 虽然共栅极噪声得到很好的抵消，但是电路整体噪声性能的改善受到限制。 针对这些考虑，本文设计了新型的低噪放结构，针对共源共栅结构中的共栅极电路，采用前馈噪 声抵消技术和电容耦合噪声抵消技术相结合的多级噪声抵消技术，其中前馈支路可以有效的抑制共栅 极的噪声，而电容耦合又很好的抑制了前馈支路带来的噪声，同时 增加系统的线性度和隔离度，可以在输入输出匹配负载的同时获得 更小的噪声系数。并且电路采用全差分形式，进一步增加了系统的 线性度，同时减小了寄生参数对于电路的影响。 2 结构及原理 2．1共源极结构LNA ‰降 图1中的带电感负反馈的共源极电路中，输入管Ml的源端接 反馈电感￡。，会使Ml管的电流滞后于加在栅极上的输入信号的变 图1 带电感负反馈的共 源极低噪声放大器 化，产生等效实数电阻R。可以通过修改电感L。的大小来得到不同 的等效电阻值，如果令R=R。(其中尺。为电源或者天线等效内阻)，可以实现和信号源的阻抗匹配，达 到最大功率传输的目的。由于这种结构没有采用实际的电阻元件来进行阻抗匹配，所以电路的噪声很 小。 +收稿日期：2012-06—18修订日期：2012-08．23 第1期 姚春琦等：采用多级噪声抵消技术的CMOS全差分LNA设计 9l 在不考虑输入管栅电阻和栅漏电容的情况下，从电路输入端看到的输入阻抗Zi可以用公式(1) 表示： Zi2sLs+啦+旁+笋厶 (1) 选择合适的参数令Zi=R。可以实现阻抗匹配。 考虑到沟道电流噪声和栅诱导噪声以及栅电阻噪声，噪声计算如公式(2)所示[1】： F：l+旦+堕+上上f堕1 (2) RRs口QLIqJ 其中： 川+2Ic|鲮