低功耗动态三值cmosD触发器设计.pdfVIP

浙 江 大 学 学 报(理学版) 第34卷第3期 JournalofZhejiangUniversityS《cienceEditiou) Vol.34No.3 2007年5月 /sci May2007 低功耗动态三值CMOSD触发器设计 胡晓慧，2‘，沈继忠’.2，周 威 (1.浙江大学信息与电子工程学系，浙江杭州310028; 2.浙江大学城市学院信息与电气工程学院，浙江杭州310o15) 摘 要:低功耗设计在当前超大规模集成电路中越来越重要.本文以一种没有直流功耗，具有完全电压摆幅的低功 耗动态CMOS三值反相器作为基拙，结合简单三值差分退样(STDL)的结构，设计了一种低功耗动态三值CMOSD 触发器.该触发器能很好地实现动态D触发器的逻样功能，并且具有结构简单、芯片面积小、时钟简单等优点.Pspice 模拟表明所设计的触发器还具有速度快、功耗低的优点，它比二值动态TSPCLD触发器节省近35纬的能耗. 关 健 词:动态三值反相器;差分逻拜;动态三值CMOSD触发器，低功耗 中图分类号:TN432，TP343 文献标识码:A 文章编号:1008一9497(2007)03一304一03 HUXiao--hui，，2，SHENJi一zhong’2‘，ZHOUWei(‘1.Departmentoflnfo~ tionscienceandElectron￡cEngineer- ing，Zh万iangUnive“￡ty，Hangzhou310028，China;2.Schooloflnfo~ tionandElectricEngineering，Zhe- jiangU沁艺优rs￡t夕cit夕COllege，Hangzhou310o15，Ch艺na) 】ksignoflow- pewerdy.amicternaryCM挑 Dfli犷nop.JournalofZhejiangUniversity(ScienceEdition)，2007，34 (3):304~306 A加tract:LowPowerdesignisplayingamoreandmoreimportantroleinVLSInowadays.Inthispaperalow一pow- erdynamicternaryCMOSDfli犷floPwasdesigned，whichisbasedonthedynamicCMOSternaryinverterhaving fullvoltageswingswithout1X)powerdissipationsandiscombinedwiththestructureofaSimpleTernaryDifferenti- alLogic(STDL).Thisfli介flophascorrect1ogicfunctionasadynamicDfli户flop，andhasthedistinctadvantage ofsimplestructure，smallchiparea，andsimpletw仓phaseclock，Itwasshownbythepspicesimulationthatithas fasterspeedandlowerpower，itcansavenearly35%powerdissipationascomparingwithbinarydynamicTSPCLD flip一flop. Keywor山:dynamicternaryinverter;differentiallogic;dynamicternaryCMOSDfli犷flop;lowpower 近年来，低功耗已经成为限制VLSI 电路设计 消耗能量.同时动态电路在速度、芯片面积等方面也 的关键因素之一，它的重要性主要体现在两个方面: 比静态电路有优势，〕. 第一，随着VLSI集成度的提高和工艺的改进，其密 在VLSI中，为了减少互连线及引脚的数量，增 度和复杂性增加.如果不能很好地控制功耗，芯片产 加