计算机系统中不同组织方式的Cache性能分析.pdfVIP

计算机系统中不同组织方式的Cache性能分析.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第 2l巷 第 1期 河南教育学院学报 (自然科学版) V01.21 NO.1 2012年 3月 JournalofHenanInstituteofEducation(NaturalScienceEdition) Mar.2012 doi:10.3969/j.issn.1007—0834.2012.01.013 计算机系统中不同组织方式的Cache性能分析 朱保锋 ,蔡 艳 (1.郑州大学 信息工程学院,河南 郑州 450052;2.河南教育学院 信息技术系,河南 郑州 450046) 摘要 :分析 了Cache的原理,分剐从命 中率、硬件实现、使用环境等方面对 3种 Cache组织方式的性能进行 了分 析 比对 . 关键词 :局部性原理 ;Cache;组织方式;命 中率 ;性能分析 中图分类号:TP333.1 文献标识码 :A 文章编号:1007—0834(2012)01—0038—02 Cache即高速缓冲存储器 ,位于 CPU和主存之间,容量小速度快,是为 了解决 CPU和主存速度不匹配而采用 的一项技术 , 通常 由SRAM构成”.文章结合 Cache的3种组织方式,从几个方面对 Cache的性能进行 了分析对 比. 1 Cache的命 中率 在程序 的执行过程 中,处理器访 问存储器 中的指令和数据通常是成块访 问,在一长段时间内,使用 的块是变动 的,而在一 小段时间内,处理器主要访 问存储器 中固定的块 。j.因此可以在 Cache中存放主存 的部分副本 ,当CPU访 问主存时,首先判 断该内容在不在 Cache中.如果命中,CPU就直接从 Cache存取数据.如果未命中,CPU要访 问主存,同时要将主存中的相应数 据调入 Cache.Cache的命 中率越接近 1,CPU访问主存的速度越接近于 CPU访 问Cache的速度 .总体来说,Cache的命 中率和 Cache的大小、Cache的组织方式、Cache的控制算法有关. 2 Cache的组织方式 按照 Cache和主存之间的映射关系,主存有 3种组织方式 :① 1MB主存空间 全相联方式,主存中的某块可以放人Cache的任意一个位置;②直接 映射方式,主存 的块和 Cache的行之间具有多对一的关系,主存 的某 块在 Cache中有唯一的存放位置;③组相联方式,是前两种方式的一 个折 中,主存的某块在 Cache中可 以有相对多个位置可 以存放. 2.1 全相联方式 设 Cache为8KB,每行 128B,共 64行.主存 1MB,共 8M块 ,如 图 1所示.由于主存 的行和 Cache的块之间没有算法约定 ,Cache的 行除了要存储主存 的块 内容外,还要将对应块 的 l3位块地址作为标 洲 记 (tag)存储起来.Cache有 128B 64=8KB,用来存储标记字段 的 相联存储器 (CAM)的容量为 13bit×64=832bit. 在全相联方式中,主存的每一块,在 Cache中都有 64个位置可 以存放 ,比较灵活,并且降低 了块冲突率 ,命 中率也较高.当CPU发 lMB主存 送一个主存地址后 ,主存地址 的高 13位块地址要和 Cache相联存储 器 中的64个行标记做 比较 ,共有65组数据参与,这样 的比较器在硬 图1 全相联 Cache结构示例 件上较难设计和实现.如果 Cache块数减少 ,可以减小 比较器的复杂 Fig.1 SampleoftheCachestructureof 度,因此全相联方式适合容量小的Cache.由于主存地址除去7位块 fullassociation 内地址,剩余为标记字段,标记字段较长,需要容量较大的CAM. 2.2 直接 映射 方式 该方式将主存按照 Cache的大小分区,则主存地址 由3部分构成 ,

文档评论(0)

yingzhiguo + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:5243141323000000

1亿VIP精品文档

相关文档