数字电路域逻辑设计6-2.ppt

作业：6-8 * * 　　概念：对时钟脉冲的个数进行计数。 　　原理：触发器具有记忆功能，存储１位二进制数。 　　应用：定时、分频和执行数字运算等。 　　分类： 根据计数脉冲引入的方式分为：同步和异步计数器； 根据计数过程中数字的增减趋势分为：加法、减法和可逆计数器； 根据计数器计数模值（数制）不同分为：二进制和非二进制计数器。 　　同步计数器是将计数脉冲同时引入到各级触发器，当输入计数脉冲触发时，各级触发器的状态同时发生转移。 6.2.3　同步计数器 1 Q1 C1 1J 1K 2 Q2 C1 R 1J 1K 3 Q3 C1 R 1J 1K 4 Q4 C1 R 1J 1K R Z CP RD ● ● ● 图6-2-17 同步二进制加法计数器 　　１．同步二进制加法计数器(在时钟作用下,依次增加一个数) 　　根据各触发器的输入激励和特征方程，写出状态转移方程和输出方程： 1 0 0 0 0 1 1 1 1 15 0 1 1 1 1 0 1 1 1 14 0 0 1 1 1 1 0 1 1 13 0 1 0 1 1 0 0 1 1 12 0 0 0 1 1 1 1 0 1 11 0 1 1 0 1 0 1 0 1 10 0 0 1 0 1 1 0 0 1 9 0 1 0 0 1 0 0 0 1 8 0 0 0 0 1 1 1 1 0 7 0 1 1 1 0 0 1 1 0 6 0 0 1 1 0 1 0 1 0 5 0 1 0 1 0 0 0 1 0 4 0 0 0 1 0 1 1 0 0 3 0 1 1 0 0 0 1 0 0 2 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 输出 Z 次态 原状态 序号 表6-2-6 4位二进制加法计数器状态转移表 　　由状态转移表可以看出：每输入16个计数脉冲，计数器状态循环一次，输出端输出一个脉冲（模16计数器）；计数器完成的是加法（递增）计数功能，Z为计数器的进位输出信号。 　　由状态转移表还可看出：最低位触发器每输入一个脉冲翻转一次；其它各触发器都是在所有低位触发器状态全为1时，在下一个时钟脉冲的触发沿到来时状态改变一次。 CP M 1J 1K 1 Q1 Q1 C1 1J 1K 2 Q2 Q2 C1 1J 1K 3 Q3 Q3 C1 1 图6-2-18 3位同步二进制加/减计数器 　　若M=1，进行加法计数；若M=0，进行减法计数。 　　区别： 　　加法计数时，高位触发器输入信号由所有低位触发器Q端引出，状态方程与前面相同；减法计数时，高位触发器输入信号由所有低位触发器Q端引出。写出减法计数器的表达式如下： 1 Q1 C1 1J 1K 2 Q2 C1 R 1J 1K 3 Q3 C1 R 1J 1K 4 Q4 C1 R 1J 1K R Z CP RD ● ● 图6-2-19 同步二－十进制加法计数器 Q4 　　２．同步二－十进制计数器 　　输出方程： 　　驱动方程 状态转移方程 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 0 0 1 0 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 0 1 偏离态 9 1 0 0 0 0 1 0 0 1 9 1 0 0 0 0 0 0 0 0 0 输出 Z 0 0 0 0 1 1 1 1 8 1 0 0 1 0 0 0 1 8 7 0 0 0 1 1 1 1 0 7 6 1 1 1 0 0 1 1 0 6 5 0 1 1 0 1 0 1 0 5 4 1 0 1 0 0 0 1 0 4 3 0 0 1 0 1 1 0 0 3 2 1 1 0 0 0 1 0 0 2 1 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 S(t)代表的十进制数码 次态 [N(t)] 原状态 [S(t)] 序号 表6-2-7 同步二－十进制加法计数器状态转移表 无效状态，正常工作时不会出现。 0111 1000 1001 0010 0001 0000 0101 0110 /0 /0 /0 /0 /0 /0 /0 /1 Q4Q3Q2Q1 /Z 图6-2-20 同步二－十进制加法计数器状态转移图 0011 /0 0100 /0 1011 1101 1010 1100 1110 1111 /0 /1 /0 /1 /1 /0 有效状态 偏离状态 　　若计数器受到某种干扰，错误地进入到偏离状态后，计数器在时钟脉冲的驱动下能够自动回到有效状态的特性，称为具有自启动特性。 　　根据状态转移表作状态转移图。 CP Q1 Q2 Q3 Q4