三相四线并联有源电力滤波器的数字控制.docVIP

　　三相四线并联有源电力滤波器的数字控制|第1 摘 要：本文介绍了三相四线并联型有源电力滤波器（APF）基于DSP的数字控制的设计。实验样机获得的结果表明，数字控制硬件简单、可靠；采用该控制的并联型APF能有效补偿非线性负载产生的谐波，补偿精度高，动态性能优越。 关键词：谐波 有源电力滤波器（APF） 数字控制 数字信号处理器（DSP） Digital Control of Three-phase Four plementation of a digital controller based on DSP for a shunt active po. The results of prototype experiments verify the viability and effectiveness of the digital-controlled active filter, as ic performance. Key onic active poouseg(this) 图1 三相四线并联型APF主电路结构 本文采用基于同步参考坐标系（Synchronous Reference Frame, 简称SRF）的谐波检测策略，原理如图2所示。对三相负载电流 500)this.style.ouseg(this) 进行采样后，先剔除其零序电流分量，再利用dq变换将其变换到与A相电网电压同步旋转的参考坐标系中。在SRF中，基波有功电流分量成为直流量，可利用低通滤波器滤出，即为 500)this.style.ouseg(this) ；而其它高次电流分量则为交变量。将直流侧电压控制的调节量 500)this.style.ouseg(this) 和 500)this.style.ouseg(this) 相加并经 500)this.style.ouseg(this) 反变换后，得到负载电流中的三相基波电流有功分量 500)this.style.ouseg(this) 。再与三相负载电流 500)this.style.ouseg(this) 相减，即为三相补偿电流指令 500)this.style.ouseg(this) 图2 基于SRF的谐波检测原理 500)this.style.ouseg(this) ，其中包含非线性负载电流中的基波无功分量、谐波分量等。图2中坐标变换矩阵和反变换矩阵分别为： 500)this.style.ouseg(this) (1) 500)this.style.ouseg(this) (2) 3 硬件设计 对于采用负载电流检测方式的有源滤波器而言，影响APF系统补偿精度的主要因素除了主电路系统参数的选取外；就控制而言，采用数字控制相应带来的时间/相位延迟是需要在设计中给予针对性考虑的因素。 3.1 硬件配置 控制电路的主要功能模块配置如图3所示，DSP芯片为TMS320F240，并利用芯片内置的A/D，其转换时间最大不超过 500)this.style.ouseg(this) ，以节省硬件成本、简化设计；D/A器件为MAX526，12位并行输入；锁相环芯片为CD4046，配合以计数器CD4040实现信号倍频。控制电路的主要功能为：将非线性负载的三相电流以及直流侧电压和均压误差调节量送入DSP内部A/D转换后进行处理。电网电压的过零同步信号及其经锁相环（PLL）256倍频的输出信号送入DSP，分别作为正弦表指针的复位信号与控制周期的起始信号。DSP执行基于同步参考坐标系的算法，计算出三相补偿电流指令。该指令经DSP的并行口输出至D/A后再送至电流控制部分。以上主要任务包括DSP对电流和电压/均压调节量的A/D转换；DSP谐波检测计算；D/A转换等都在单个控制周期中完成的，因此数字控制造成的时间延迟最大不超过１个控制周期。 3.2 信号检测环节中的滤波器设计 电流电压的检测均采用霍尔器件，其响应时间小于1 500)this.style.ouseg(this) ， 500)this.style.ouseg(this) 跟随精度大于 500)this.style.ouseg(this) 。DSP对谐波的计算需要检测三相负载电流、而电流滞环控制则需检测三相补偿电流。 为了避免三相负载电流检测信号 500)this.style.ouseg(this) 中的高频分量（主要为噪声）造成数字采样中的混叠现象，影响谐波检测的精度，必须设置抗混叠低通滤波器进行滤波；此外，再通过电平偏移等调理电路，使之变成单极性信号后，方能由同步采样/保持器保持送至DSP的A/D端口。由于采样频率选择为12.8kHz，根据香农采样定理，被采样信号中的最高次分量频率应小于等于采样频率的一半，实际的抗混叠低通滤