基于FPGA的上位机IO扩展系统及其通信概述.docVIP

　　基于FPGA的上位机IO扩展系统及其通信概述 第一章 引 言 1.1技术手段及平台 在设计之前，充分比较了一般常用通信协议的特点，如UART、SPI、IIC等。IIC接口是双向两线制接口（SCL、SDA），它是两根线之间通过复杂的逻辑关系进行数据传输，通信速度不高，程序写起来比较复杂，协议时序实现起来较难[4]；SPI总线由三条信号线组成：串行时钟（SCLK）、串行数据输出（SDO）、串行数据输入（SDI），因此SPI硬件总线相对多了一根[5]；UART最基本的是两根数据线（RXD、TXD），其波特率模块由芯片内产生并可配置。另外，UART在常规处理器或者微控制器上相对更加常见，因为它是计算机与外部芯片通信的常用方式，我们可以通过计算机与对应设备的通信，实时监测、配置设备的参数；虽然SPI、IIC等在芯片中也不少见，但是它们大都已被做专用引脚，有固定的用途[6]，如IIC作为与EEPROM通信的接口，SPI多用于一些显示驱动，如LCD显示驱动器上的接口等。目前很多控制器芯片已经配备两组以上UART通信接口，供用户配置使用[7]。UART实现起来，模块化很清晰，时序相对简单，并且能够满足本项目的应用要求。综上所述，本设计选用UART通信方案。首先，使用FPGA实现UART模块功能，代替专用的UART芯片模块，可以减小系统面积，降低系统功耗，同时使得设计更加紧凑和稳定[8]。其次，一些外围复杂逻辑电路在FPGA中实现，相比用其它芯片自行搭建的传统板级电路而言，也节省了板子的面积[9]。另外，用FPGA实现的硬件电路更加具有灵活性，如果因为设计需要，某部分电路需要改动时，只需要对FPGA内部进行重新编程即可，就像是在主控芯片和外设接口之间加了一个多功能的路由器。但是，如果是传统自行搭建的硬件电路，则在原来基础上修改的可能性比较小，特别是设计变动较大时，可能需要重新采购元器件，重新制版，一切重新来过。从这几个层面讲，FPGA不仅节省了制板面积，降低系统功耗[10]，而且使系统更加灵活，方便在原有基础上根据需求改动设计，降低了再设计的成本。（3）设计平台本文采用VHDL硬件描述语言，在Xilinx公司的FPGA芯片XC6SLX45-2FGG484上实现了UART模块功能，并加以验证。除此之外，在某些具体应用中，也可以将本设计中的发送和接收模块单独使用，进一步体现了FPGA设计的灵活性。 .. 1.2研究的目的及要解决的问题 本设计适用于一些特殊应用场合：IO 口需求量较大，需要处理大量复杂逻辑运算，对系统的速度及可靠性要求较高[13]。本文阐述了 FPGA 在 IO 扩展方面的应用，解决了工程控制系统中对于 IO 数量、电路响应速度与可靠性等指标的需求问题；研究并分析了其中的关键问题FPGA 与其它微处理器或者微控制器之间的通信。通过讨论，实现了改进优化后的 UART 通信协议。本文内容是基于 FPGA 的，首先要学习 FPGA 的相关知识。本文选用了 Xilinx公司的芯片，阅读了大量的官方文献，熟悉芯片外围电路的配置，并且掌握相关的EDA 开发工具。本文研究讨论的内容，即 FPGA 芯片上 UART 通信模块的实现，这里对实现方案进行了讨论、权衡、分析，用 VHDL 硬件描述语言实现改进优化的方案，并加以验证。最后给出了本文的工程硬件设计方案，给出了本文设计思想在实际工程中的应用，对应用系统进行制板，强调本设计思想的实用性、可行性。 . 第二章 UART 协议 FPGA 实现方案的研究 2.1 UART 通信概述 UART是电信领域和计算机串行通信子系统广泛使用的通信接口，它是一种广泛应用的短距离串行传输接口。常被用于短距离、低速、低成本的通讯中。8250、8251、NS16450 等芯片都是很常见的UART 器件[14]。UART 以顺序方式发送单独的位和接收数据字节。在目的端，另一个 UART 收集这些位，将它们还原为完整的字节。在工业界有许多种不同的 UART 版本。UART 通信的基本模型只需要两条信号线（RXD、TXD）就可以完成数据的传输，发送与接收是全双工形式。TXD 是 UART 发送端，即输出；RXD 是 UART 接收端，即输入。UART 的基本特点是[15]：（1）在信号线上一共有两种状态，可分别用逻辑 1（高电平）和逻辑 0（低电平）来区分。当发送器空闲，数据线应该保持在逻辑高电平（逻辑 1）状态。（2）起始位（Start Bit）：发送器通过发送起始位来开始一个字符的传送，数据线通过起始位处于逻辑 0 状态，提醒接收器数据传输即将开始。（3）数据位（Data Bits）：传送数据位在起始位之后。数据位一般为 8 位，即一个字节（Byte）的数据（也有 6 位、7 位的情况），低位（LSB）在前，高位（M