1.8 V 8 bit 200 MSs折叠插值模数转换器设计 Design of 1.8 V 8 bit 200 MSs folding and interpolation ADC.pdfVIP

下载本文档

0
0
约1.16万字
约 4页
2017-08-03 发布于上海
举报
版权申诉

1.8 V 8 bit 200 MSs折叠插值模数转换器设计 Design of 1.8 V 8 bit 200 MSs folding and interpolation ADC.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

研懿弗麟许电子测量技术第32卷第6期 ELECrRONICM匣ASUREM[ENTTECHNoLoGY 2009年6月 bit 1．8V8 200 MS／s折叠插值模数转换器设计邹涌1 李冬梅2 (1．清华大学微纳电子系北京100084；2．清华大学电子工程系北京 100084) bit、200 摘要：设计了一种8 MS／s的折叠插值模数转换器。为了提高电路速度，使用分布式采样保持电路处理输 V 入信号，两级折叠电路提高电路的增益和带宽。插值电路使用电流插值，适合低压高速应用。仿真结果显示，在1．8 dB，功耗约工作电压、200MHz时钟频率、0．18tanCMOS工艺条件下，差分输入范围0．8Vpp，SNDR为47．6 110 IIl_W。关键词：分布式采样保持；两级折叠；电流插值中图分类号：TN79+2文献标识码：A of 8 and ADC 1．8V bit200 MS／s interpolation Design folding Zou Li Yon91Dongmeiz of (1．InstituteMieroelectronics，TsinghuaUniversity，Beijing100084； ofelectronic 100084) 2．Department engineering，TsinghuaUniversity，Beijing 8 MHz and converteris inthis ordertO the Ab跏：Anbit，200 A／D designed improvespeed， foldinginterpolating paper．In distributedT／Hand areused．Currentn](Kle isrealizedforthelow Orl two-stagefolding interpolating voltagesupply．Based o．18 CMOS and V converterat and200MHzdock technology1．8 A／D operates0．8 frequency． tan powersupply，the Vpp than Simulatedresuhsindicatethatit鲫achieveSNDRof47．6dB，while less 110mWof