FPGA的布线开关和互连线段的优化设计 The Optimized Design of Routing Switch and Wire Segment of FPGA.pdfVIP

下载本文档

12
0
约8.25千字
约 3页
2017-08-03 发布于上海
举报
版权申诉

FPGA的布线开关和互连线段的优化设计 The Optimized Design of Routing Switch and Wire Segment of FPGA.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第7卷，第8期电子与封装总第52期 Vol 7．No．8 2007年8月 ELECTRONICS＆PACKAGING 龟，路，。设、计 FPGA的布线开关和互连线段的优化设计王春早，张汉富，施亮 (江南大学信息工程学院，江苏无锡214036) 摘要：文章以TsMc’0．35LLm，三层金属cMOs工艺为基础，对FPGA互连资源中布线开关和互连线段进行了具体分析。研究表明，布线开关中同时混合使用传输门和三态缓冲器以及采用不同逻辑长度的互连线段组合时将会产生较好的面积一延时值。关键词：FPGA；布线开关；互连资源中图分类号：TP302．2文献标识码：A The of SwitchandWire ofFPGA optimizedDesignRou恤g Segment WANG Chun—zao，ZHANGHall一fu，SHILiaIlg (^2jfff“f已Q厂J礁p，‘，n口ffo，z．砌gin已P，．fngq厂So“f矗已，‘n乞凡g红已【，nfl，P，苫i钞，Ⅵ锄xi214036，C玩fn以) Abstract：Theswitchandwire ofinterconnectresourceFPGAhaVebeen muting segment analyzedconcretely that me basedonTSMC’0．35 metalCMoS inmis resultsshowemploy um，衄ee-layer processpaper．The different wire distributionsandtllebestmixesof transistorsandtri—statebuf艳r logiclengthsegmentation pass switchesfoundinthis more p印erbring area—delaypmduct． resource sⅥJ_itches；interconnect Keywords：FPGA；routing 的连线资源，由于每次编程后连线的不尽相同以及连线的灵活性，使得同一设计对象可由不同的连线方式实 1 引言现，从而导致延迟时间的不可预测性。FPGA互连资源 FPGA因具有编程方式简单、速度快、可靠性高、 Intercon— 开发周期短、开发工具和设计语言标准化、功能强、应 nect 用广泛、适应性强及易学易用等诸多优点，使得它在当今市场上占据越来越重要的地位。最新研究表明，可编程逻辑器件设计的可行性更多地受到布线资源的限制，而不是传统意义上逻辑资源的限制…。布线资源的特性直接关系到逻辑资源的互