FPGA可编程逻辑单元时序功能的设计实现 The Design and Implementation of Sequential Circuits in FPGA Configurable Logic Block.pdfVIP

下载本文档

12
0
约 5页
2017-08-03 发布于上海
举报
版权申诉

FPGA可编程逻辑单元时序功能的设计实现 The Design and Implementation of Sequential Circuits in FPGA Configurable Logic Block.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

V01．36 第8期电子学报 No+8 2008年8月 ACrA髓点CIROMCASINICA Aug． 2008 FPGA可编程逻辑单元时序功能的设计实现潘光华，来金梅，陈利光，王元，王键，童家榕 (复旦大学々用集成电路与系统国家垂点实验室，上海200433) 摘要：本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法．运用静态Latch实现分布式RAM的写入同步，以降低对时序控制电路的要求；为克服电荷共享问题，提出通过隔断存储单元之间通路的方法实现移位寄存器．以含两个四输入I_LrT(LookTable)的多功能可编程逻辑单元为例，详细 Up 说明电路的设计思路以及实现方法．研究表明，本文提出的方法可以简化对时序控制电路的设计要求，克服电荷共享问题，减少芯片面积．关键词： FPGA可编程逻辑单元；分布式RAM；移位寄存器中图分类号：聊52 文献标识码： A 文章编号： 0372．2112(2008)08．1480-05 The and of Circuits Design ImplementationSequential inFPGA Block ConfigurableLogic Jin—mei，CHEN Yuan，WANGJian，TONG n州Guang-hua，LAILi—guang，WANG Jia-rong (ASIC 200433，‰) and洳3tare研Laboratory，Fudan‰盼，S]Ⅲg／mi Abstract：This the and oftwo circuitsinFPGA paperpresented implenmatation block， design sequential eonfigur出lelogic RAMandshift orderto demandof used register．In conffoUer，staticlatcheis to 衄mcly，distributed decrease吐℃rigorousthe畦I蛐Ilg ofdistributedRAM．Inorderto is e1]h妇如theeffectof isolationusedto implementsynchron(xtswriting chargesharing，the se阿 ratethe between oftheCI．B oftwofour LUTs．theand passagewayran瑚lls．As粕exampleeorr,t,osed inputs designimplerncntalion methodoftheabove func