FPGA实现FIR抽取滤波器的设计 Design of FIR decimation filter based on FPGA.pdfVIP

下载本文档

94
0
约1.33万字
约 3页
2017-08-03 发布于上海
举报
版权申诉

FPGA实现FIR抽取滤波器的设计 Design of FIR decimation filter based on FPGA.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Design 应用设计Application I FPGA实现FR抽取滤波器的设计崔永俊1罗建华2 (1．电子测试技术国家重点实验室2．仪器科学与动态测试教育部重点实验室) 为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构，对FIR数字滤波器的FPGA实现方法进行分析。关键词：FIR：FPGA：滤波器系数 ofFIRdecimationfilterbasedonFPGA Design Cui Luo Xi YongjunJianhuaongJijun ForElectronicMeasurement of (NationalKeyLaboratory Technology，KeyLaboratory ofEducation) Science＆DynamicMeasurement，Ministry Abstract：Inthis basedonthe of to FIR paper，distributedalgorithm thinkingways design filter calculatedatthe useofFDAtool the coefficient filter，Make designingsystemparameters，the into to sametimeinordertomeetthe accountthefactorofthe systemrequirements theFIR filter theFIR filter oftheFPGA． digital structure，analysiseddigital implementation coefficients words：FIR；FPGA；filter Key 0引言 FIR(finite impulseresponse)滤波器是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位冲激响应是有限的，没有输入到输出的反馈，系统稳定。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。在工程实践中，往往要求对信号处理要有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求[1]。随着可编程逻辑器件的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR滤波器。 ◆Y(n) 1 FIR滤波器工作原理图二 16阶FIR滤波器结构在滤波过程中实现抽取，对于抽取率为N的抽取滤波