65纳米时代FPGA将加速取代ASIC FPGA replaces ASIC Speed quicken.pdfVIP

趋势分析 BusinesSTrendS 的VERTEX4系列，可以在更小的管 6 PG 芯面积上集成多65％的逻辑单元以 5纳米时代F A将 及多25％的I，O接口，总体性能提升 30％，系统容量提升65％。另外，在 l C65纳米工艺下，电压从1_2-V迁移到 加速取代AS 1．0～，可降低动态功耗35％．同时结 合在体系结构、硬IP、封装以及解决 本刊记者邢雁宁 方案等方面的创新进一步缩短了用户 的设计周期。 =拦导体制造工艺由90纳米慢半拍．不过由于半导体制造竞争的 对ASIC厂商而言，当然也可以享 1 跨进65纳米后，随着IC高度全球化，其实全球四大晶圆代工 受到此一工艺进步带来的性能提升和 设计复杂度的提升，ASlC设计犯错厂在先进生产工艺方面的规划和研发 成本的降低，但赛灵思亚太区营销总 的机率大幅提高，不断增加的风险再 时程大同小异．预估中芯国际和特许 监郑罄南指出，采用65纳米工艺的半 加之维持一个ASIC设计团队需要的半导体也会在今年下半年快速赶上。 导体产品．在同样的管芯面积上集成 大量费用将导致FPGA加速取代定制 更多的逻辑单元．芯片设计的复杂度 lC这一趋势。 ◆市场需要可绾程性◆ 大幅提升．这将导致ASIC在设计环节 一般而言．半导体产业6年走过 的出错机率提升．举例而言，过去设 ◆厂商开始65纳米比赛◆ 一个荣衰周期，如果从2000年景气计出错的机率是18％．现在可能提高 全球领先FPGA供应商赛灵思公年份算起．比较主要PLD与ASIC半 到了50％。同时开发ASIC模子费用 司日前在京发布全球首款基于65纳 导体厂商的年度营收变化，可以发 居高不下，一个光刻的费用动辄几十 5 米工艺的FPGA产品——VERTEX 现，两个主要的FPGA供应商赛灵思万美金，因此．未来更多的工程师将 系列平台。标志着全球半导体制造已 和AItera走过一个拉伸的U形恢复曲考虑由ASIC转移到FPGA设计上。对 经从90纳米跨进65纳米时代。尽管线．其中在全球FPGA市场上占据此，大唐移动研究开发中心副总经理 此前．已有报道指出，在台积电下单 75％份额的赛灵思营收始终处在高 马卫国博士表示认同上述观点。 的QuaIcomm新款65纳米CDMA规 位．2005年营收额已接近2000年的 半导体工艺的演进已成为产业发 格手机芯片MSM6800已于4月起送 高峰年份，而IBM、LSI、AGR等ASIC 展的主要驱动力，世代交替也往往 样．在65纳米工艺方面．台积电稳居 厂商的营收走势低缓，没有抬头的迹 成为市场格局变化的动因。据了解， 龙头地位。但据赛灵思相关人员指 象。进入65纳米时代后将对ASIC与目前AItera在供货环节已出现问题， 5 出，其实赛灵思VERT