第七讲 高速缓存.ppt

一、高速缓存工作原理 二、Cache的读写操作与更新策略 5.4 高速缓存 CACHE 用途：设置在 CPU 和 主存储器之间，完成高速与 CPU 交换信息，尽量避免 CPU不必要地多次直接访问慢速的主存储器，从而提高计算机系统的运行效率。 实现：这是一个存储容量很小，但读写速度更快的，以关联存储器方式运行、用静态存储器芯片实现的存储器系统。 要求：有足够高的命中率，既当 CPU需用主存中的数据时，多数情况可以直接从CACHE中得到，称二者之比为命中率。 3、CACHE的基本运行原理 * * 5.4 高速缓存 一、高速缓存工作原理 1、 程序的局部性原理 CPU对内存的访问在某一时间段内集中于某个局部，而不是均匀分布的。包括两种局部性规律： 时间局部性：如果一个存储单元被访问，则这个存储单元会再次被访问的概率很高。这是由于循环程序的执行，相应的数据要重复访问。 空间局部性：如果一个存储单元被访问，则这个存储单元及其相邻单元被访问的概率较高。这是由于程序的顺序执行时，一条指令和下一条指令在存储器中的位置是相邻或相近的。 5.4.1 高速缓存工作原理 2、 Cache的基本结构 Cache保存内存中活跃部分的拷贝。一般采用与CPU同类型的高速半导体存储器件，存取速度极快，接近CPU的工作速度，价格高，容量小 几个术语 命中（Hit）——CPU发出访问主存操作请求后，如要访问的内容已经位于Cache中，称为命中。 不命中或失效（Miss）——CPU发出访问主存操作请求后，如要访问的内容不在Cache中，称为不命中。 一、高速缓存工作原理（续） 2、 Cache的基本结构（续） 一、高速缓存工作原理（续） MEMORY CACHE CONTROL 数据总线 译码选一单元 比较选一行 读过程为例 地址总线 ADDR DATA CACHE CPU 二、 Cache的读写操作与更新策略 1、Cache的读操作 当CPU发出读请求时，如果Cache命中，就直接对Cache进行读操作，与主存无关；如果Cache不命中，则需访问主存并把该块信息从主存调入Cache。若Cache已满，则须根据某种替换算法，用这个块替换掉Cache中原来的某块信息。 2、Cache的写操作与更新策略 当CPU发出写请求时，如果写Cache不命中，就直接把信息写入主存。在写主存时，应处理是否将数据读到Cache中的问题。 2、 Cache的写操作与更新策略 写Cache不命中时的处理方法： 不按写分配法：只把要写的信息写入主存。 按写分配法：把要写信息写入主存，并把该块从主存中读入Cache。 当CPU发出写请求时，如果Cache命中，应考虑如何保持Cache与主存中内容保持一致的问题。可采用以下三种更新策略 写直达法：CPU执行写操作时，把数据同时写入主存和Cache。 写回法：CPU执行写操作时，只把数据暂时写入Cache，并用标志将该块注明，等需要将该块替换回到主存时，才写回主存 数据只写入主存，并将Cache中相应块的有效位注为0，使之失效。需要时从主存调入。 二、 Cache的读写操作与更新策略（续） * *