基于verilog的基本触发器课程设计.docVIP

? 专业技能训练4 题目： 设计JK.RS.D触发器 班级：　电子科学与技术1201 姓名： 　 学号：　 时间： 2015.5—2015.6 设计内容与设计要求 1．设计内容：本课程是一门专业实践课程，学生必修的课程。其目的和作用是使学生能将已学过的VHDL程序设计等知识综合运用于电子系统的设计中，掌握运用 VHDL或者Verilog HDL设计电子系统的流程和方法，采用Quartus II等工具独立应该完成设计题目的设计、仿真与测试。加强和培养学生对电子系统的设计能力,培养学生理论联系实际的设计思想，训练学生综合运用数字逻辑课程的理论知识的能力，训练学生应用Quartus II进行实际数字系统设计与验证工作的能力.. 2) 输入工程的路径、工程名以及顶层实体名。 3）单击Next按钮，本实验没有包含已有文件，单击Next按钮。 4）设置我们的器件信息。 5）单击Next 2、 建立VHDL文件： 1）单击File\New菜单项，选择弹出窗口中的VHDL File项，单击OK按钮以建立打开空的VHDL文件。 2）在编辑窗口输入VHDL源文件并保存实体名，文件名必须和保存的顶层实体名必须一致。 3）编译工程单击Processing/Start Compliation开始编译，编译过程可能出现若干错误信息，参考提示原因改正程序直到完全正确能够进行编译为止。 3、 建立矢量波形文件 1）单击File/New命令，在弹出的窗口中找到 other file中的Vactoe Waveform File项打开矢量波形窗口。 2）双击窗口左边的空白区域，单击Edit/End Time设置时钟频率，单击Edit/Insert Node and Bus对话框。 3）单击Node Finder 按钮，打开以下对话框，选择Filter下列表中的Pins:all，并点击List按照以下列出的所有端口，通过按钮把这些端口 加入到右面的窗口中，单击OK完成端口的添加 4）回到波形编辑窗口，对所有输入端口设置输入波形，具体可以通过左边的工具栏，或通过对信号的单击鼠标哟见的弹出式菜单中完成操作，最后保存次波形文件。 触发器 RS触发器 RS 触发器真值表 　　　R 　　　S 　　Qn+1 　　　0 　　　0 　　　1 　　　0 　　　1 　　　0 　　　1 　　　0 　　　Qn 　　　1 　　　1 　　　X RTL图 仿真波形 源程序 2 JK触发器 JK 触发器真值表 　J 　K 　Qn+1 　0 　0 　Qn 　0 　1 　0 　1 　0 　1 　1 　1 　/Q RTL图 仿真波形 源程序 D触发器 D 触发器真值表 　　Dn 　　Qn+1 　　0 　　0 　　1 　　1 RTL图 仿真波形 源程序 心得体会 ?这次的暑期能力拓展训练，目的是让我们学习EDA（电子设计自动化）的相关技术与方法，同时掌握VHDL语言并能别写程序。同时还要学会Quartus?II软件的使用，掌握利用该软件进行程序编辑、编译、调试和仿真的方法。开始我觉得这个任务还是有点难度的，因为我还是第一次接触Quartus?II软件和VHDL语言，所以要在短时间内完成这次的能力拓展训练，还是感觉有些压力的。? ?正是因为不太会，于是，我从学校的图书馆借来了基本关于Quartus?II软件的使用方法和VHDL语言的程序设计的参考书，因为从所借来的书中，我先是学会了如何用Quartus?II软件进行硬件电路的模型大搭建，并知道了利用波形图对模型进行仿真的方法，随后，又学会了利用VHDL语言编写程序设计三类触发器，直到最后完成了所有的模型搭建，程序设计，波形的仿真之后才觉得，这些知识并不是不可能完成的任务。? 总的来说，这次的课程设计对我来讲，还是有难度的。当然，从另一方面讲，这也是在考验自己。但做完这次的课程设计再回头来看，这个问题其实也没有多难。另外，Quartus?II软件的熟练使用，在这次的课程设计中还是很重要的。因为硬件模型的搭建，程序的编写，输出信号的仿真都要用到。所以，从不会这个软件到能简单的使用，也可以说是一个小小的挑战。最后，我觉得，每一次的课程设计对于我们来说，都是一次难得的学习机会，在课程设计中，我们有机会接触到课本上不会学习的知识，会学习使用一些平时不会用到的学习软件。所以，我们应该认真对待每次的课程设计环节。在掌握相关知识和软件的使用的前提下，努力完成课程设计。 参考书目 1? EDA技术与VHDL程序