2407最小系统设计.docVIP

课 程 设 计 3．2 原理图的设计 DSP最小系统的设计包括DSP电源设计，JTAG仿真口的设计、复位和时钟电路的设计、上拉和下拉引脚的设计等 3.2.1电源电路 TMS2407采用低电压3.3V供电方式，可以大大降低DSP的功耗，除了VCCP引脚在对Flash编程时接5V电压外，其他供电电压均为3.3V，为了使DSP2407最小系统工作，在设计时需考虑如下四种类型电源，以满足DSP芯片工作。CPU核电源；CPU核3.3V引脚VDD，CPU核地引脚VSS。I/O口电源：I/O口3.3V引脚VDD，I/O口地引脚VSSO。PLL电源：PLL3.3V引脚PLLVCCA，PLL地引脚VSS。IC64LV6416电源：+3.3V引脚VCC。ADC模块模拟电压Vcca应与数字供电电压分开供电以保证ADC精度并提高ADC抗干扰能力。 3.3V可由电源转换芯片电路提供，如下图： 3. 2.2 晶振电路： TMS320LF2407系列DSP的时钟可以有两种连接方式，外部振荡器方式和谐振器方式。本方案采用外部振荡器方式。在晶振的选择上，有有源晶振与无源晶振之分。有源晶振驱动能力比较强，频率范围宽，在1~400M之间。使用无源晶振优点是价格便宜，但驱动能力差，频率范围也比较小。2407A时钟有外部振荡器和谐振器两种连接方式，本系统采用外部振荡器的时钟输入电路。由于2407A总线最大频率为40M而内部锁相环最大倍频系数为4倍，故选用低电压型号10M的有源晶振，可与XTAL1引脚直接相连。 3. 2.3 复位电路 为了防止陷入死循环 ，增加了复位电路 3.2.4 PLL滤波电路 在DSP内部，有一个锁相环时钟模块PLL。它是被作为一个片内外设看待的，接在片内外设总线上，为DSP2407提供所需的各种时钟信号。DSP内部锁相环始终模块PLL的工作需要片外滤波电路的配合，PLL模块使用外部滤波电路来抑制信号抖动和电磁干扰，是信号抖动和干扰影响最小。滤波器电路有图中R1、C1和C构成，电容C1和C2必须是无极性的。电路中存在大量的噪声，在设计电路时还需要通过实验确定。 3.2.5 JTAG接口 对DSP的仿真调试需要通过DSP仿真器进行，DSP仿真器通过DSP芯片上提供的扫描仿真引脚实现仿真功能，扫描仿真消除了传统电路仿真存在的仿真电缆过长会引起信号失真，仿真插头的可靠性的问题。采用扫描仿真，使得在线仿真成为可能，给调试带来极大的方便。DSP仿真头采用14根信号线，并符合JTAG IEEE1149.1标准。需要注意的是JTAG接口尽量不要距离2407太远，以增加稳定性。 3.2.6 外部存储器的扩展 DSP有两种工作方式：微处理器方式和微控制器方式，通过MP/MC引脚进行选择。若复位时此引脚为低电平，则工作在微控制器方式下，并从内部程序存储器的0000H开始执行程序；若在复位时引脚为高电平，则工作在微处理器方式下，并从外部程序存取器的0000H开始执行程序。在实际应用中，仿真调试阶段一般使DSP工作在微处理器方式，并用一片仿真RAM作为临时的程序存储器。仿真调试完成后，用户可以生成DSP的可执行文件并烧写到每部的程序存储器，然后将DSP设成微控制器方式，复位后从内部程序存储器的0000H开始执行程序。 本系统选用ISSI公司的IS61LV6416作为扩展芯片。2407A的单周期指令执行时间为25ns，而IS61LV6416存取速度为8~12ns，完全满足需要，并且工作电压为3.3V，可直接与2407A相连，控制方便。DSP与外部存储器连接时，只需将存储器的地址线、数据线与DSP的地址线、数据线相连接，并辅以片选线和控制线选中该芯片即可。 DSP与外部存储器接口时，只须将存储器的地址线A0~A15，数据线D0~S15与DSP的地址线，数据线相连，并辅以片选线DS/PS和控制线选RD/WE中该芯片即可。 四 软件设计 #include 2407c.h void sys_ini() //系统初始化子程序 { asm( setc INTM); /*关总中断*/ asm( clrc SXM); /*抑制符号位扩展*/ asm( clrc OVM); /*累加器中结果正常溢出*/ * WDCR=0x00E8; /*禁止看门狗*/ * SCSR1=0x0000; /*CLKIN=10M,CLKOUT=40M*/ } void delay() { unsigned int k; for(k=0;k1000;k++); }/**************************主程序