FPGAPIO详解.docVIP

PIO核概述 具有Avalon接口的并行输入/输出(parallel input/output - PIO)核，在Avalon存储器映射（Avalon Memory-Mapped Avalon-MM）从端口和通用I/O端口之间提供了一个存储器映射接口。I/O端口既可以连接片上用户逻辑，也可以连接到FPGA与外设连接的I/O引脚。 ????PIO核提供容易的I/O访问用户逻辑或外部设备，在这种情况下“位控制”的方法是有效的。下面列举了几种应用的例子： ??????????控制LED ??????????获取开关数据 ??????????控制显示设备 ??????????片外设备的配置与通信，例如特定应用的标准产品（ASSP）。 PIO核中断请求（IRQ）输出能够确定一个基于输入信号的中断。PIO是SOPC Builder提供的并且易于集成到任何由SOPC Builder创建的系统中。这一章包含下面的部分： ??????????功能描述 ??????????配置实例 ??????????在SOPC Builder中实例化PIO核 ??????????器件支持 ??????????软件编程模型 功能描述 每个PIO核可以提供最多32个I/O端口。像微处理器这样的智能主机通过读/写寄存器映射的Avalon-MM接口控制PIO端口。在主机控制下，PIO核捕获输入端口的数据，并驱动数据到输出端口。当PIO端口直接与I/O引脚相连时，主机通过写PIO核中的控制寄存器对I/O引脚进行三态控制。图9-1是一个基于处理器系统使用多个PIO核的例子，其中，一个用于控制LED；一个用于捕获来自片上复位请求控制逻辑的边缘；另一个控制片外LCD显示。 在集成到SOPC Builder创建的系统时，PIO核有2种用户可见功能部件。 ??????????一个存储器映射的寄存器空间有4个寄存器：data、direction、interruptmask和edgecapture。 ??????????1~32个I/O端口。 I/O端口既可与FPGA内部逻辑相连接，也可驱动连接到片外设备的I/O引脚。寄存器通过Avalon-MM接口提供到I/O端口的接口。表9-2是这些寄存器的描述。在某些硬件配置中，某些不需要的寄存器不存在，读一个不存在的寄存器返回一个未定义值，而写一个不存在的寄存器无影响。 图9-1?使用多个PIO核的系统实例 数据输入/输出 PIO核的I/O端口既可以连接片上逻辑也可以连接片外逻辑，PIO核可以配置为输入、输出或双向。若用来控制双向I/O引脚，则PIO核提供具有三态控制的双向模式。 ???????渎和写数据寄存器的硬件逻辑是独立的。读数据寄存器返回当前输入端口的值；写数据寄存器影响驱动输出端口的值。由于这些端口是独立的，因此读数据寄存器并不返回上次写入的数据。 边沿捕获 ???????PIO核可配置为对输入端口进行边沿捕获（Edge Capture），它可以捕获低到高的跳变、高到低的跳变或者2种跳变均捕获。只要在输入端检测到边沿，该条件就会在edgecapture寄存器中指示。边沿的检测类型在系统创建时指明，且不能通过寄存器进行更改。 IRQ的产生 ???????PIO核可以配置为在不同的输入条件下产生IRQ。IRQ产生的条件可以是下面两种： ??????????Level-sensitive（电平检测）?—?PIO核硬件能检测一个高电平，可在核的外部插入一个“非”门来检测低电平。 ??????????Edge-sensitive（边沿检测）?—?PIO核的边沿捕获配置决定何种边沿类型能触发IRQ。 每个输入端口的中断可以分别屏蔽，中断屏蔽决定哪一个输入端口能产生中断。 配置实例 ???????图9-2显示了一个带输入和输出端口以及支持IRQ的PIO核配置方框图。 图9-2?带输入端口、输出端口和IRQ支持的PIO核 ???????图9-3显示了一个双向模式、不支持IRQ的PIO核配置方框图。 图9-3?带双向端口的PIO核 Avalon-MM接口 PIO核的Avalon-MM接口由一个单个的Avalon-MM从端口组成。从端口有Avalon-MM读写传输的基本功能，Avalon-MM从端口提供IRQ输出，使PIO核能够确定中断。 在SOPC Builder中实例化PIO核 设计者在SOPC Builder中使用MegaWizard向导来配置硬件特性设置。下面描述可用的选项。 ???????MegaWizard向导有基本设置（Basic Settings）和输入选项（Input Options）两个标签。 Basic Settings（基本设置） Basic Settings（基本设置）标签页允许设计者指定PIO端口的宽度和方向。 ??????