RFID系统中的CRC算法的研究与设计.pdfVIP

第 34卷第 3期 华 北 水 利 水 电 学 院 学 报 Vo1．34No．3 2013年 6月 JournalofNorthChinaInstituteofWaterConservancyandHydroelectricPower Jun．2013 DOI：10．3969／j．issn．1002—5634．2013．03．034 RFID系统中的CRC算法的研究与设计 陈 燕，郭 锋 (郑州轻工业学院 计算机与通信工程学院，河南 郑州450002) 摘 要 ：在 RFID系统中数据传输常采用 16位循环冗余校验．利用 FPGA的并行机制提 出了一种可计算多字节 的 并行 CRC算法．该算法通过超前位计算得到单字节 的并行 CRC算法 ，再通过计算 CRC的公式推导出字节 级联算法 ，从而得到多字节的并行 CRC算法．在 FPGA上运行的结果表明，该算法虽然 占用 了较大 的硬件 空间，但算法速度大大优于串行 CRC算法 ，因此该算法提高了RFID系统的编解码速度 ． 关键词 ：射频识别技术 ；循环冗余校验码 ；FPGA；VHDL；并行处理 中图分类号 ：TN9l1 文献标识码 ：A 文章编号 ：1002—5634(2013)03—0121—04 射 频 识 别 (RadioFrequencyIDentification， 位二进制数据 ，也很难满足速度较高的场合．而当数 RFID)技术是一种非接触式 的 自动识别技术 ，具有 据传输的速度很高 ，或者是多位数据并行传输时，需 数据量大、保密性好 、抗干扰能力强等优点 ，被广泛 要引入并行计算 的实现方法．并行计算的实现方法 应用于物流管理 、高速公路的收费、图书馆 自助借阅 可 以在 同一个时钟 内对多位数据进行编码 ，从而提 系统、电子门票等领域 ¨ ．RFID系统 中阅读器 的 高 CRC的计算速度． 设计方案有多种 ，FPGA以其高集成度、高可靠性 、 1 RFID系统中的循环冗余校验 设计周期短等优点成为设计方案的一种．尤其在超 高频环境 中，数据传输的速率高达几十 kbps，高速 假设要传送 k位二进制数据，即 d ，d一：，…， 的FPGA器件可利用其流水线技术，完成阅读器基 d。，d。，则 k位二进制数据序列可表示为 ： 带信号编码、解码、校验等的处理． ()=d—l一+dk_2 一+…+dl +d0。 在 RFID系统 中数据的传输不可避免地会产生 (1) 差错 ，而循环冗余校验 (CyclicRedundancyCheck， -Q(小 (2) CRC)是一种检错率高、编码简单的检错方法，故在 RFID系统 中数据传输常采用 CRC．RFID系统 中， 式中：G()为生成多项式 ；余数 R()为所求的r位 CRC的计算作用于 SOF后 的所有字节 ，并将计算得 校验位．发送端将 r位校验码附加在传输的数据流 到的 CRC附加在每一帧内EOF前的两字节上用于 后边构成一个新 的二进制码序列 (共 k+r位)，然后 每一次请求和应答．当收到来 自阅读器的请求时，电 将其发送出去．在接收端也进行同样的除法过程 ，如 子标签将校对 CRC的值是否有效．如果无效 ，电子 果接收端的除法结果不为零 ，则表 明数据传输产生 标签将丢掉该帧 ，并不做回答 (调制)． 了差错，数据接收端 自动请求重发，实现纠错． CRC在 FPGA上的实现 ，可采用 串行和并行两