第十一章---数字逻辑.ppt

第十一章 数字系统设计基础 第十一章 VHDL 连接 并置运算符 功 能 运算符 分 类 信号赋值 变量赋值 结合 = := = 赋值运算符 求反 not 一元逻辑运算符 表11.6.6 VHDL 运算符（续） 11.4 VHDL常用编程语句 (1)并发描述(CONCURRENT)语句 ①进程(PROCESS)语句 [标号：]PROCESS [(信号1，信号2，…)] [说明语句] BEGIN 顺序处理语句 END PROCESS[标号]； 进程语句的特点： ⅰ构造体中多个进程之间是并发运行的，而进程结构中的语句按顺序执行； ⅱ为启动进程，在进程结构中必须包含一个显式的敏感信号量表或者包含一个WAIT语句； ⅲ通过存取构造体或实体中所定义的信号，实现进程之间的通信。 ②块(BLOCK)语句 [标号：]BLOCK [说明语句] BEGIN 并发处理语句 END BLOCK [标号] ； ③赋值语句 ⅰ并发信号赋值语句 （实际上是一个进程的缩写） ARCHITECTURE behav OF ab_signal IS BEGIN Output = a+b; END behav; 目标信号 = 表达式； ARCHITECTURE behav OF ab_signal IS BEGIN Output = a+b; END behav; PROCESS (a,b) BEGIN END PROCESS; ⅱ选择信号赋值语句 目标信号 = 表达式1 WHEN 条件1， WITH 表达式 SELECT 表达式2 WHEN 条件2， … 表达式n WHEN 条件n; 注意：必须指明所有的互斥条件。 LIBRARY IEEE; 例11.4.5 四选一数据选择器的实现。 USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux4 IS END mux4; PORT (a,b,c,d:IN STD_LOGIC; s:IN STD_LOGIC_VECTOR(1 DOWN TO 0); x:OUT STD_LOGIC); ARCHITECTURE archmux OF mux4 IS BEGIN WITH s SELECT x= a WHEN “00”, b WHEN “01”, c WHEN “10”, d WHEN “11”, ‘X’ WHEN OTHERS; END archmux; ⅲ条件信号赋值语句 目标信号 = 表达式1 WHEN 条件1 ELSE 表达式2 WHEN 条件2 ELSE … 表达式n ; 表达式n-1 WHEN 条件n-1 ELSE LIBRARY IEEE; 例11.4.6 四选一数据选择器的实现。 USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux4 IS END mux4; PORT (a,b,c,d:IN STD_LOGIC; s:IN STD_LOGIC_VECTOR(1 DOWN TO 0); x:OUT STD_LOGIC); ARCHITECTURE archmux OF mux4 IS BEGIN x= a WHEN “00” ELSE b WHEN “01” ELSE c WHEN “10” ELSE d WHEN “11” ELSE END archmux; ‘X’; ④生成(GENERATE)语句 GENERATE 语句用来产生多个相同的结构，有两种使用形式。其典型应用场合是生成存储器阵列和寄存器阵列（如移位寄存器）。 ⅰ[标号：]FOR 变量 IN 不连续区间 GENERATE 并发处理语句 END GENERATE [标号]; ⅱ[标号：]IF 条件 GENERATE 并发处理语句 END GENERATE [标号名]; (2)顺序描述(SEQUENTIAL)语句 顺序语句只能用于进程或子程序（即函数和过程）中。语句按书写次序顺序执行。 ①条件(IF)语句 对应于并行语句部分的“条件信号赋值语句”， 即： WHEN ELSE 语句。 IF 条件 THEN 顺序处理语句 [ELSIF 条件 THEN 顺序处理语句 END IF； ELSIF 条件 THEN 顺序处理语句] … ELSE 顺序处理语句 LIBRARY IEEE; 用IF 语句实现例11.4.5 四选一数据选择器。 USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux4 IS END mux4; PORT (a,b,c,d:IN STD_LOGIC; s:IN STD_LOGIC_VECTOR(1 DOWN TO 0); x:OUT STD_LOGIC); ARCHITECTURE archmux OF mux4 IS BEGIN IF (s=“0