3第三章节 组合逻辑电路.ppt

显示器件： 常用的是七段显示器件 a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 显示译码器： 1 14 74LS49 B C BI D A e a b c d f g Ucc GND 74LS49的管脚图 消隐控制端 功能表（简表） 输 入 输 出 显 示 D?A BI a?g 1 0 XXXX 0000000 消隐 8421码 译码 显示字型 完整的功能表请参考相应的参考书。 74LS49与七段显示器件的连接： b f a c d e g b f a c d e g BI D C B A +5V +5V 74LS49是集电极开路，必须接上拉电阻 74LS49 3.4.3 加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 （1）半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 真值表 真值表 逻辑图 半加器 A B C S 逻辑符号 =1 A B S C ? ? （2）全加器： an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。 逻辑状态表见下页 相加过程中，既考虑加数、被加数又考虑低位的进位位。 半加和： 所以： an bn cn-1 sn cn 全加器 逻辑图 逻辑符号 半加器 半加器 ? 1 an bn cn sn cn Scn-1 全加器SN74LS183的管脚图 1 14 SN74H83 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND 应用举例：用一片SN74LS183构成两位串行进位全加器。 bn cn-1 sn cn 全加器 an bn cn-1 sn cn 全加器 an A2 A1 B2 B1 D2 D1 C 串行进位 其它组件： SN74H83---四位串行进位全加器。 SN74283---四位超前进位全加器。 3.4.4 数字比较器 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 （1）一位数值比较器 功能表 A B AB AB A=B 逻辑图 逻辑符号 A=B =1 A B AB AB ?? ?? ?? ?? （2）多位数值比较器 比较原则： A. 先从高位比起,高位大的数值一定大。 B. 若高位相等,则再比较低位数,最终结果由低位的比较结果决定。 请根据这个原则设计一下，每位的比较应包括几个输入、输出？ A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 * 电子技术 数字电路部分 第三章 组合逻辑电路 第三章 组合逻辑电路 § 3.1 概述 § 3.2 组合逻辑电路分析 § 3.3 利用小规模集成电路设计组合电路 § 3.4 几种常用的中规模组件 § 3.5 利用中规模组件设计组合电路 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与原状态 有关 § 3.1 概述 1.由给定的逻辑图写出逻辑关系表达式。 分析步骤： 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出状态表并得出结论。 电路 结构 输入输出之间的逻辑关系 § 3.2 组合逻辑电路分析 例：分析下图的逻辑功能。 A B F 真值表 相同为“1” 不同为“0” 同或门 =1 例：分析下图的逻辑功能。 A B F 真值表 相同为“0” 不同为“1” 异或门 =1 例：分析下图的逻辑功能。 2 3 4 A M B 1 F =1 0 1 被封锁 1 1 2 3 4 A M B 1 F =0 1 0 被封锁 1 选通电路 任务要求 最简单的逻辑电路 1.指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式。 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出状态表并画出逻辑电路图。 分析步骤： §3.3 组合逻辑电路设计 例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下