集成电路器件与工艺CAD第二讲.pdfVIP

集成电路器件与工艺CAD 第二讲 北京大学深圳研究生院 林信南 本讲目的 • 按重要性排列： – 体会工艺设计对器件性能的影响 – 了解工艺中普遍需要关注的问题 – 了解标准CMOS工艺流程 – 了解工艺流片所需要的金钱与时间成本 – 体会设计、流片的压力与责任 流片的压力与责任 • 金钱消耗（以2008年末价格计算）： – Mask：130nm18万美元，90nm80万美元，65nm120万美 元，45nm200万美元以上 – 深圳方正微电子6英寸0.5μmCMOS Mask10万RMB – 北大或香港科大实验室每次流片开销:几万RMB • 时间消耗： – 几个月，算上前面设计、后面测试将达半年至一年 • 问题： – 刨去上课写论文找工作，研究生有多少半年到一年？ – 即使无限延期，导师实验经费够每个研究生失败几次？ 主要内容 • 工艺设计心法总纲 • 标准N井CMOS工艺流程 • 工艺可靠性及其验证方法 工艺设计心法总纲 • 工艺流程中见到任何数字要问why? 大了或小了有 什么不好？必须给出合理回答。 • 对工艺中任何步骤，都要设计相应的检验方法， 并在刚完成后立即检测。 • 所有检查、测量都必须在版图设计之前考虑清楚。 即在定版前已考量全部可能工作。 • 未完成上述工作者，无权流片。 标准N井CMOS工艺流程 •为什么N井工艺采用的多于P井工艺？ • 电子迁移率高，在同样尺寸下有更高的I 、G ; ON m •很多电路结构因此更多的使用NMOS比如pseudo NMOS logic； •优化占80%的NMOS比优化占20%的PMOS更能提高电路性能； •井中掺杂高，导致迁移率低、寄生电容大，电路性能受到影响； • 电路性能优化：牺牲PMOS做在N井里，让NMOS不必使用P井。 标准N井CMOS工艺流程 再淀积Si N 约1200埃 3 4 （该SiO 层的作用：为避免下步离子注入产生通道效应，需要在注 2 入前破坏硅晶表面形成随机层。buffer oxide可以使离子束方向随机 化以减少晶格表面损伤。但buffer oxide太厚会影响离子注入，所以 200~250埃即可） Si N 层作用：阻挡注入时非N井区的离子 3 4 Si N 3 4 (通道效应：单晶靶中，离子注入速度方向平行于主晶轴时，部分离 子可能无阻挡地行进很长距离，造成较深杂质分布，形成通道) 标准N井CMOS工艺流程 光刻1：使用N阱Mask，工艺顺序为：表面清洗烘干、涂底、旋涂 光刻胶、软烘、对准曝光、后烘、显影、硬烘，最后干刻Si N 3 4 离子注入：磷注入(比起砷，磷原子量小易扩散，适合作为阱掺杂) (通道效应的防止方法：1.硅片倾斜7度；2.覆盖200~250埃氧化层， 使离子束方向随机化) 光刻胶 Si N 3 4 SiO2 N阱窗口 去胶：经过离子注入的胶很难通过湿法(热硫酸煮)去除，需要采用干 式臭氧（O ）烧除法。最后再刻蚀除去Si N 层。