三维集成技术现状与发展趋势.docVIP

三维集成技术现状与发展趋势 　　摘 要： 给出了三维技术的定义，并给众多的三维技术一个明确的分类，包括三维封装（3D?P）、三维晶圆级封装（3D?WLP）、三维片上系统（3D?SoC）、三维堆叠芯片（3D?SIC）、三维芯片（3D?IC）。分析了比较有应用前景的两种技术，即三维片上系统和三维堆叠芯片和它们的TSV技术蓝图。给出了三维集成电路存在的一些问题，包括技术问题、测试问题、散热问题、互连线问题和CAD工具问题，并指出了未来的研究方向。 关键词： 三维集成电路； 三维晶圆级封装； 三维堆叠技术； 三维片上系统 中图分类号： TN431.2?34 文献标识码： A 文章编号： 1004?373X（2014）06?0104?04 依靠减小特征尺寸来不断提高集成度的方式因为特征尺寸越来越小而逐渐接近极限，而三维芯片则是继续延续摩尔定律的最佳选择[1]。理想的三维芯片是在硅片上交替的制造器件层和布线层，由于难度较大，现阶段基本无法实现。目前的三维芯片，本质上是封装技术的一种延伸，是将多个裸晶片（die）堆叠起来，这种技术允许基本电路元件在垂直方向堆叠，而不是仅仅在平面互连。三维芯片的主流技术有两种：SOI技术[2]和纯硅技术[3]，TSV最小间距可达6 mm，最小直径可达2 mm，即将走向量产阶段，成为主流技术[4]。 三维芯片优势很多，除了明显的提高集成度之外，更小的垂直互连，还可提高互连速度和减小最长全局连线。同时，连线的缩短会减少长连线上中继器的数量，从而减少功耗[5]。因为堆叠的晶片可以是不同工艺的，三维芯片非常符合片上系统（System?on?Chip，SoC）的需求，生产异构的复杂系统。三维芯片符合未来的高性能计算和多核/众核处理器的需求。目前IBM和Intel都纷纷在众核处理器中试用三维堆叠技术，如IBM的Cyclops系统[6]和Intel的万亿次计算系统[7]。 1 三维互连技术定义 为了能够对三维技术的前景有个更清晰的了解，首先需要确定三维技术的定义，并给众多的技术一个明确的分类[8]。组成电子系统的基本模块为晶体管、二极管、被动电路元件、MEMS等。通常电子系统由两部分组成：基本模块和用于连接它们的复杂的互连系统。互连系统是分级别的，从基本模块之间窄而短的连线到电路块之间的长连线。设计良好的集成电路，线网会分为本地互连线、中层互连线和顶层互连线。电路也是分级别的，则从晶体管、逻辑门、子电路、电路块到最后的带引脚的整电路。如今被称为三维技术的，是一种特别的通孔技术，这种技术允许基本电路元件在垂直方向堆叠，而不是仅仅在平面互连。这是三维集成技术的最显著特征，它带来了单位面积上的高集成度。三维互连技术，指的是允许基本电子元件垂直堆叠的技术。这里的基本电子元件指的是基本电子器件，例如晶体管、二极管、电阻、电容和电感。三维互连技术相关的一些定义见表1。 表1 三维互连技术的定义及特征 3D?Packaging（3D?P）：使用传统包装技术的三维集成，例如引线键合（wirebonding），层叠封装（package?on?package stacking）或嵌入PCB板。 3D?Wafer?Level?Packaging（3D?WLP）：使用晶圆级封装技术的三维集成，在晶圆制造之后进行，例如倒装封装、fan?in和fan?out重构晶圆级封装。 3D?System?on?Chip（3D?SoC）：做为片上系统（System?on?Chip，SoC）设计的电路，但是用堆叠的多层晶片实现的。三维互连直接连接不同晶片上的电路块。这种互连是全局级别的互连，可以允许大量的使用IP块。 3D?Stacked?Integrated?Circuit（3D?SIC）：允许三维堆叠栈中的不同层的电路块之间有直接的互连，这种互连是顶层和中层级别的互连线。这种三维堆叠栈由一系列的前段工艺（器件）和后段工艺（互连线）的交替堆叠而成的。 3D?Integrated?Circuit（3D?IC）：由各种有源器件直接堆叠而成。这里的互连是本地级的。这种三维堆栈是由器件和互连线混合堆叠而成的。 在上述介绍了很多实现三维互连的技术。其中备受关注的一个是硅通孔TSV技术，这个技术被广泛的用于3D?WLP， 3D?SoC和 3D?SIC的互连线中。 硅通孔（Through Silicon Via，TSV），也叫硅穿孔，是一种穿透硅晶圆的器件层的垂直电连接[3]。具体的说，TSV就是用来连通晶圆上下两边的通孔，在通孔中灌注导体形成连线。灌注的导体可以根据其具体工艺来确定，如导电材料铜、钨以及多晶硅，并用绝缘层（常为二氧化硅）将TSV导电材料与基底隔离开。这层绝缘层也确定