一种多通道图像获取系统硬件设计方法.docVIP

一种多通道图像获取系统硬件设计方法 　　摘 要： 多通道融合成像是获取复杂目标图像信息的方法之一。但多通道成像存在图像融合、大容量数据缓存、数据高速传输等关键问题。就多通道成像的几个关键问题，在此提出一种基于FPGA+DSP的多通道图像获取系统硬件设计方法。该系统通过可编程逻辑器件FPGA控制图像采集时序，DSP TMS320DM648采用视频接口同时接收3路图像数据并进行必要的图像处理操作，经过DSP以太网控制接口与外部PHY芯片88E1111向计算机传输图像数据。结果表明，该设计集成度高，实用性强。 关键字： 多通道图像获取； 图像处理； 网络传输； 千兆以太网 中图分类号： TN29?34 文献标识码： A 文章编号： 1004?373X（2013）18?0101?04 0 引 言 一些比较复杂的目标在可见光下用肉眼是无法观察到的，采用多通道多频段图像融合的方法能够很好地解决这一问题。多通道同时成像存在着图像融合、大容量数据的缓存、数据高速传输等关键问题。目前成像系统尺寸向着灵巧便携式发展，因此在解决多通道成像关键问题的同时必须考虑到系统的集成性与实用性。DSP是一种非常适合进行实时数字信号处理的微处理器，它具有可编程性好、可靠性高、灵活性大、易于大规模集成等优点[1]。TI公司生产的DSP芯片TM320DM648（简称DM648）是视频处理的专用芯片，它的高效性能使其适用于目前高速视频处理系统。而且TMS320DM648内部集成DDR2控制器，可以与高速大容量DDR2芯片无缝相接，可解决大容量数据缓存问题。DM648具有一个3口以太网子系统，结合TI公司提供的网络软件开发包NDK，可以灵活方便的实现千兆以太网通信技术。虽然DSP处理芯片外设丰富，但不适用于逻辑时序信号的产生，对于时序逻辑控制问题一般需通过控制芯片完成。本论文中提出了一种FPGA+DSP的电子学硬件设计方案，利用可编程逻辑器件FPGA灵活产生各种图像传感器驱动时序，结合DSP芯片TMS320DM648构建一个多通道图像获取系统。 1 系统基本组成 多通道图像获取系统主要由三路图像传感器、时序控制模块FPGA、电源模块、数字处理模块TMS320DM642、千兆以太网传输模块（PHY）、时钟管理等组成。见图 1。 图像传感器：主要用于接收图像信息，将光信号转化为电信号，电信号经过A/D转换从模拟信号转化为系统可以处理的数字信号； 时序控制模块FPGA：主要用于各种逻辑时序控制，图像传感器数字信号的格式编排等； 数字处理模块DSP：用于多通道数据处理； 时钟管理：提供各个系统所需的外部时钟信号。 电源模块的功能是为多通道图像获取系统提供各个直流电平，由于系统模块较多，采用电源稳压芯片作为电平转换。主要电源种类与电流大小见表 1。根据电源种类和功耗分析，采用TI公司同步降压TP54610进行系统电源设计。TPS54610是专门用于DSP，FPGA等多芯片、大电流输出的同步降压DC/DC稳压器，峰值电流可达12 A，输出电流为6 A，输出电压0.9～3.3 V可调，可利用SS/ENA和PWRGD引脚设计启动时间和顺序启动电路[7]。这些特点非常满足系统设计的需要。 2 图像传感器 多通道图像获取系统主要包括3个图像传感器，其像元总量与量化等级及有效数据量结果如表2所示。 单帧总的数据量为17 868 800 b，为17 Mb，如果要求10 J/s显示数据，则需要数据带宽170 Mb，一般USB2.0协议或PCI协议可以实现，但若要求实时图像，达到视频级25 J/s显示，则需要425 Mb/s，则需要采用千兆以太网接口实现数据传输。 3 逻辑控制模块FPGA 多通道图像获取系统逻辑控制核心由FPGA完成成的，负责控制产生各个通道图像传感器的驱动时序、数模转换以及其他电子学模块所需的工作时序，并对采集到的数据进行格式编排，最终通过数据传个DSP进行数据处理。除此之外，FPGA还要实现上位机指令解析。选择FPGA时主要考虑以下几点： （1）FPGA工作时钟与速度； （2）FPGA内部资源，包括逻辑门、存储单元容量、PLL等； （3）I/O口数目以及封装选择。本文中选取了Altera公司CycloneⅢ系列EP3C40F484作为时序控制芯片，基本性能参数如表3所示。 4 数字信号处理模块TMS320DM648 TMS320DM648是TI公司推出的一款高性能32位定点运算DSP，主要面向多媒体数字视频处理器[2]。DM648具有C64x+的CPU内核，性能比同系列DM642的C64x核提高了很多，主频高达1.1GHz，具有两级内部存储器，，L1P