数字逻辑课件作者武庆生邓建第四章节.ppt

下载文档

3
0
约1.62万字
约 138页
2017-11-16 发布于广东
举报
版权申诉
保障服务

数字逻辑课件作者武庆生邓建第四章节.ppt

1、本文档共138页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第四章组合逻辑电路概述 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 典型组合单元电路设计 4.4 组合逻辑电路的险象概述 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 典型组合逻辑电路的设计4.3.1 基本运算电路 4.3.2 代码转换电路 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 d d d d 1 0 1 1 d d d d 1 1 0 0 d d d d 1 1 0 1 d d d d 1 1 1 0 d d d d 1 1 1 1 d d d d 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 4.3.3 数值比较电路 4.3.4 编码器 4.3.5 译码器 4.3.6 数据选择器 4.4 组合逻辑电路的险象4.4.1 竞争(Race) 4.4.2 冒险(险象) 4.4.3 险象的分类 4.4.4 怎样判定有无险象 4.4.5 险象的消除或减弱由于电路中各个信号通过的路径不同，当加到某个门电路的两个信号同时向相反方向变化时： (1) 变化时间有微小差异。 (2) 信号边沿变化时间存在差异。这就是组合电路的竞争现象。三、数字显示译码器要求用与非门设计一个8421BCD码～七段数字显示译码器。共阴 a g 共阳 VCC a g a a b b c c ds g g f f e e d d ds 七段译码器 B1 B2 B4 B8 a a b b c c d d e e f f g g ds a b c d e f g 74LS48 B8 B4 B2 B1 a b c d e f g 字形 0 1 0 1 1 0 1 1 0 1 1 5 0 1 0 0 0 1 1 0 0 1 1 4 0 0 1 1 1 1 1 1 0 0 1 3 0 0 1 0 1 1 0 1 1 0 1 2 0 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 0 0 b c d e f g a B8 B4 B2 B1 a b c d e f g 字形 ~ ~ 1 1 1 1 d d d d d d d 1 0 1 0 d d d d d d d 1 0 0 1 1 1 1 0 0 1 1 9 1 0 0 0 1 1 1 1 1 1 1 8 0 1 1 1 1 1 1 0 0 0 0 7 0 1 1 0 0 0 1 1 1 1 1 6 b c d e f g a 根据真值表由卡诺图可得: 四、译码器的应用 A0 A1 A2 S3 S2 S1 Z7 Z6 Z5 Z4 Z3 Z