FPGA实验教程_Verilog设计部分.docVIP

实验注意事项 做实验前，先连接好下载线，然后才能接上电源。 做完实验后，先拨掉实验箱上的电源，然后才能拨下载线。 实验一：简单逻辑门 实验目的：掌握Quartus使用及基于Verilog的FPGA开发的基本流程 实验要求：掌握Quartus使用及基于Verilog的FPGA开发的基本流程，注意设备及人身安全，严禁带电插拔JTAG下载线，防止损坏设备 所需器材：FPGA教学实验系统，带并口的普通计算机 实验介绍：本实验是在FPGA教学实验系统上实现简单的逻辑门，例如2输入的与门、与非门、或门、异或门等，对应部分的原理图如图1所示。当K0（K1）按键断开时，FPGA引脚175（173）的输入为低电平，对应发光二极管D2（D3）熄灭，当K0（K1）按键按下时，FPGA引脚175（173）的输入为高电平，对应发光二极管D2（D3）发光。FPGA引脚175、173在本实验中可用作输入引脚。FPGA引脚64、65、66、73分别接有发光二极管（LED）DR0~DR3，在实验中可用作输出引脚，当引脚输出高电平时，对应的LED被驱动发光。这些输出引脚可用于实现2个输入的不同逻辑功能。 图1 部分按键与LED的原理图 实验步骤： 为工程建立工作目录 为了方便工程涉及到的文件的管理，以后的每一个工程，都需要为其建立专门的工作目录，目录路径中不要包含有非英文或数字的字符（例如不要包含空格或中文字符等）。