基于FPGA等精度频率计毕业设计.doc

摘 要 利用等精度测量原理，通过FPGA运用VHDL编程，利用FPGA(现场可编程门阵列)芯片设计了一个数字式等精度频率计，该频率计的测量范围为0-100MHZ。实现8位数字频率计，并利用集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。FPGA，具有集成度高、高速和高可靠性的特点，使频率的测频范围可达到0．1 Hz一50MHz，测频全域相对误差恒为百万分之一。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。：EDA VHDL 等精度数字频率计 仿真及下载 摘 要 I Abstract II 绪 论 1 1 总体设计 3 1.1 系统设计方案论证 3 1.2 概述 4 1.2.1 FPGA及特点概述 4 1.2.2 VHDL语言及优点概述 4 1.2.3 MAX+PLUS II简介 6 1.2.4 EP1K50芯片概述 7 1.3数字频率计工作原理概述 8 1.4 测频原理及误差分析 9 1.4.1测频原理 9 1.4.2误差分析 11 1.5 本章小结 12 2 软件设计及功能仿真 13 2.1系统的总体设计 13 2.2 信号源模块 14 2.3测频控制信号产生器 19 2.4 锁存器 22 2.5 十进制计数器 24 2.6 显示模块 26 2.6.1 显示电路 30 2.6.2 译码器 30 2.7 本章小结 31 总 结 32 致 谢 33 参考文献 34 附录 频率计顶成文件 35 绪 论 EDA是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑应射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门技术。 VHDL（超高速集成电路硬件描述语言）是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。本文用VHDL在CPLD器件上实现一种8 数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。LED数码管进行显示，利用单片机串行口的移位寄存器工作方式，外接MAX7219串行输入共阴极显示驱动器，每片可驱动8个LED数码管。 方案二：采用点阵字符型LCD液晶显示，可以显示数字与阿拉伯字母等字符，随着半导体技术的发展，LCD的液晶显示越来越广泛的应用于各种显示场合。 比较这两种方案，数码管显示驱动简单，但显示信息量少，功耗大；利用液晶显示可以工作在低电压、低功耗下，显示界面友好、内容丰富，综合考虑，选用LCD来实现显示功能。 1.2 概述 1.2.1 FPGA及特点概述 FPGA是20世纪90年代发展起来的大规模可编程逻辑器件，随着EDA（电子设计自动化）技术和微电子技术的进步，FPGA的时钟延迟可达到ns级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景；并且FPGA具有高集成度、高可靠性，几乎可将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体积。整个测频系统分为多个功能模块，如信号同步输入、控制部件、分频和计数部件、定时、脉冲宽度测量、数码显示、放