基于USB接口软硬件协同验证平台探究.doc

基于USB接口软硬件协同验证平台探究 　　【摘 要】在数字集成电路的设计过程当中，需要采用硬件描述语言，设计完毕后，还必须要对设计是否满足要求进行检测。一般采用软硬件协同的检测方法，这种方法也是新的验证法，因为是软件和硬件配合使用，可以采用计算机的USB接口来对验证测试数据进行发送，极大的提高了工作效率。笔者根据实际情况，针对基于USB接口的软硬件协同验证平台进行了研究和分析，希望能为广大的相关工作者提供一些参考文献。 【关键词】USB接口；软硬件协同验证平台；数据；测试；系统 1 软硬件协同验证平台 采用计算机的软件来对电路进行仿真，一般都是对电路里的各个元器件在数学模型的基础上进行研究。在它运行的过程中，对它运行时的参数以及电路中的结点进行科学的核算，一直从输出端到输入端，最终得到仿真结果。因为计算的量非常大，而且近年来芯片的规模也在不断的增大，所以仅仅依靠计算机软件仿真来对设计进行验证，其速度非常的慢。 为了提高速度，技术人员提出了在硬件验证和测试数据的时候，联合计算机软件共同形成一个完整的工作环境。 2 系统硬件的设计 2.1 设计的目标 总的设计包括了USB接口电路，以及MCU电路、以及PPGA接口管理，这三个部分是重要的模块。但是需要注意的是，MUC和PPGA需要依靠软件程序来运行，因此它们的灵活性非常的高。只要对软件部分进行修改，就可以满足不同的验证和测试需要。 USB接口电路的功能是对USB数据通信底层数据流进行处理，从而完成物理层的协议。它主要包括了六个，即MRZI编码、MRZI解码、数据封包、数据解析包、提供通信的端点和接收发送数据的缓冲。 图1 系统硬件的结构 MCU可以对电路部分进行控制，而且还能控制USB接口芯片的初始化以及配置，这样就可以协调整个系统的工作。同时，它能够促使USB接口芯片和后面验证的接口实施数据方面的交接。由于FPGA的控制性能远远不如MCU，因此必须采用MCU来对USB接口芯片进行管理。 在验证的整个过程中，其对实时性的要求也比较高，而且验证的数据量也非常的大，因此，在对输入接口和输出接口进行验证之前，还必须要设计一个异步FIFO，从而进行缓冲，但FIFO对存储的深度要求并不是太高，因此，可以在FPGA当中用软件来使用FIFO。然后还要设计一个接口模式，这个接口模式必须是灵活的，而且可以满足不同的验证需要。同时，这个接口也是需要对程序进行编写，然后再通过系统内部的FPGA芯片来实现。 2.2 电路原理 USB的接口，一般都选择专业的接口和芯片。在整个电路当中，CH375它是一个支持USB的专用芯片，它可以用在USB的设备和主机上面，另外还可以对这两种方式进行转换。它支持的传输方式有三种，即中断传输、批量传输、控制传输。在这个系统当中，只会用到两种传输，中断传输和批量传输。其内部的通信端点共有三个，系统当中可能用到的主通信端点有64字节的缓冲区。不仅如此，CH375里面甚至还对USB Dewvrce固件进行了固化，形成了内部的固化模式。这样一来，就大大的提高了使用的效率。 CH375的硬件设计很简单，芯片的外围只需要时钟电路或者是电源退耦，便可以开始运行。整个芯片支持多种电平标准，比如3.3伏、5伏。CH375的内核是3.3伏，如果要运用5伏的，那么则需要把28脚接在5伏的电源上，9脚则接一个退耦的电容，其内部的稳压器可以为内核提供3.3伏的电源，所以，如果是3.3伏的系统，那么就应该同时将9脚和28脚一起接在3.3伏的电源上面。 CH375的内部结构包括了几个部分，PLL倍屏器、主从USB接口SIE、被动并行接口、数据缓冲区、异步串行接口、协议处理器、命令解释器等等。同时它还有7个物理端点，所有的端点都包括了上传端点和下穿端点。 2.3 接口总线 在CH375当中，有一个异步串行接口，还有一个8位的并行数据总线接口。需要注意的是，异步串行接口仅仅只能够用在USB的主机当中，而且因为并行的总线，它的通信带宽高于异步串口，因此，可以使用另外一种，也就是8位并行数据总线。 这种8位并行数据总线，它既是数据输入和输出的端口，又能够对输入的端口进行命令。因为端口AO会对输入数据进行分辨，所以，如果CH375写入命令的时候，那么端口AO可以设置为高电平。如果CH375的写入数据，或在总线之中读出数据的时候，那么就需要将端口AO设置为低电平。 只有DR信号有效的时候，CH375的数据总线才会显示输出状态。在另外的情况下，数据会显示为高阻抗的状态。对芯片进行了读写冲突的保护，即便是写信号和读信号同时有效，那么数据总线也能够显示为输入模式，并且开始写。 2.4 操作命令 关于