第19章 时序逻辑电路 - 福建信息职业技术学院.ppt

第19章 时序逻辑电路 19.2 寄存器 74LS175的功能: RD是异步清零控制端。 19.2.2 移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，所以又称上移寄存器。 （2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 3.集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表 4、移位寄存器构成的移位型计数器 ( 1) 环形计数器 (2)扭环形计数器 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 19.3 计数器 19.3.1 二进制计数器 1．二进制异步计数器 （1）二进制异步加法计数器（4位） 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 （2）二进制异步减法计数器 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。 二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。 2．二进制同步计数器 （1）二进制同步加法计数器 ① 异步清零。 （2）4位二进制同步可逆计数器74191 19.3.2 十进制计数器 N进制计数器又称模N计数器。 集成十进制计数器举例 （1）8421BCD码同步加法计数器74160 （2）二—五—十进制异步加法计数器74290 74290的功能： 集成计数器的应用 （2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。 （3）用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。 2．组成任意进制计数器 （1）异步清零法——适用于具有异步清零端的集成计数器。 （2）同步清零法 同步清零法适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的6进制计数器。 （3）异步预置数法 异步预置数法适用于具有异步预置端的集成计数器。 例：用集成计数器74191和与非门组成的余3码10进制计数器。 （4）同步预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74160和与非门组成的7进制计数器。 例 用74160组成48进制计数器。 3．组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 本章小结 例：用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 模为10×10=100 例：用集成计数器74160和与非门组成的6进制计数器。 先将两芯片采用同步级联方式连接成100进制计数器， 然后再用异步清零法组成了48进制计数器。 解：因为N＝48，而74160为模10计数器，所以要用两片74160构成.。 解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。 例 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。 * * 19.2 寄存器 19.3 计数器 19.1 时序逻辑电路的概述 19.1 时序逻辑电路的概述 1. 时序电路的特点 时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路的特点：（1）含有记忆元件（最常用的是触发器）。 （2）具有反馈通道。 2. 时序电路的组成 3. 时序电路的分类 时序电路的分类有多种，但主要是按照其存储电路中各触发器是否由统一时钟控制，分为同步时序电路和异步时序电路两大类型。 （1）同步时序电路 若时序电路中存储电路各触发器状态的更新是在同一时钟脉冲的特定时刻（如上升沿或下降沿）同步进行的，这样的时序电路就被称为同步时序电路。 （2）异步时序电路 若时序