计算机组成原理.王诚.刘卫东 4_2.pptxVIP

1 第三单元 层次存储器系统 第二讲 动态存储器和教学计算机存储器设计 刘卫东 liuwd@tsinghua.edu.cn 2 内容提要 有关大实验的说明 动态存储器 教学计算机存储器设计 3 关于大实验检查 请各组抓紧时间，完成大实验设计和调试。 15周(12月15日至19日)进行并完成最终检查。请同学们按组准备好以下材料： 调试完成的教学计算机 检查方案：供检查设计的汇编语言程序以及预期结果（包含扩展指令） 设计文档 最终检查时间、地点请各班科代表在14周与我们确定。 16周，请各班选出一组，在课堂上和大家交流 4 大实验提交文档列表 指令系统设计文档 指令系统列表 设计说明； 运算器设计文档 线路逻辑图 设计说明 有关GAL芯片的逻辑表达式 控制器设计文档（包括组合逻辑和微程序） 线路逻辑图 指令执行流程图 指令执行流程表 有关GAL、MACH芯片的逻辑表达式 内存储器、总线、接口等部分设计文档 线路逻辑图 设计说明 软件设计文档 对监控程序、交叉汇编程序修改的文档和源程序 组装、调试过程中遇到的问题和相应的解决办法 项目完成后的心得体会、有关建议和意见 5 大实验评分标准 完成基本要求，起评分数为80分，视情况酌情增减。 监控程序运行正确（微程序和组合逻辑） 扩展指令能正常运行 提供的实验报告完整，规范 有创新和特色，可有加分因素。 修改了监控，能完成对扩展指令的汇编 修改交叉汇编 其他 你们认为有特点的地方，可以陈述 总评成绩=40%*考试成绩+50%*大实验成绩+10%*作业成绩 若考试成绩低于特定值，则无论实验成绩如何，均为不及格 6 层次存储器系统　　　　　　 选用生产与运行成本不同的、存储容量不同的、读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在速度　容量　成本方面的优势，从而达到最优性能价格比，以满足使用要求。 例如，用容量更小但速度最快的 SRAM芯片组成 CACHE，容量较大速度适中的 DRAM芯片组成 MAIN MEMORY，用容量特大但速度极慢的磁盘设备构成 VIRTUAL MEMORY。 9 SRAM典型时序 写时序: D 读时序: WE_L A 写保持时间 写建立时间 写入数据 写入地址 OE_L High Z 读地址 Junk 读访问时间 读出数据 读访问时间 读出数据 读地址 10 动态存储器的存储原理 动态存储器，是用金属氧化物半导体（MOS）的单个MOS管来存储一个二进制位（bit）信息的。信息被存储在MOS管T的源极的寄生电容CS中，例如，用CS中存储有电荷表示1，无电荷表示0。 11 + + - - VDD CS 字线 位 线 T 写 1 ：使位线为低电平， 高，T 导通， 低，T 截止。 低 若CS 上无电荷，则 VDD 向 CS 充电； 把 1 信号写入了电容 CS 中。 若CS 上有电荷，则 CS 的电荷不变， 保持原记忆的 1 信号不变。 12 + + - - VDD CS 字线 位 线 T 写 1 ：使位线为低电平， 高，T 导通， 低，T 截止。 低 若CS 上无电荷，则 VDD 向 CS 充电； 把 1 信号写入了电容 CS 中。 若CS 上有电荷，则 CS 的电荷不变， 保持原有的内容 1 不变； 13 + + - - VDD CS 字线 位 线 T 高，T 导通， 低，T 截止。 高 写 0 ：使位线为高电平， 若CS 上有电荷，则 CS 通过 T 放电； 若CS 上无电荷，则 CS 无充放电动作， 保持原记忆的 0 信号不变。 把 0 信号写入了电容 CS 中。 14 VDD CS 字线 位 线 T 高，T 导通， 低，T 截止。 高 写 0 ：使位线为高电平， 若CS 上有电荷，则 CS 通过 T 放电； 若CS 上无电荷，则 CS 无充放电动作， 保持原记忆的 0 信号不变。 把 0 信号写入了电容 CS 中。 15 ++ - - VDD CS 字线 位 线 T 接在位线上的读出放大器会感知这种变化，读出为 1。 高，T 导通， 高 读操作： 首先使位线充电至高电平，当字线来高电平后，T导通， 低 1. 若 CS 上无电荷，则位线上无电位变化 ，读出为 0 ； 2. 若 CS 上有电荷， 并使位线电位由高变低， 则会放电， 16 位线127 位线 0 CS VDD CS VDD CS/2 VDD CS/2 VDD VSS VSS VDD VDD CS/2 CS/2 VDD VDD 参考单元 参考单元 预充电 放大器 另一侧 64 行 本侧 64 行 D D’ 字线 0 字线127 读出电路 17 破坏性读出