数字电子技术基础第3版成立电子课件第3章组合逻辑电路.ppt

第 3 章 组合逻辑电路3.1 组合逻辑电路概述 对于一个逻辑电路，其输出状态在任何时刻只取决于同一时刻的输入状态，而与电路原来所处的状态无关，这种电路被定义为组合逻辑电路。 3.2 组合逻辑电路的分析方法3.2.1 分析组合逻辑电路的大致步骤（1）输入和输出均标注变量符号；（2）逐级列写各级逻辑函数表达式；（3）化简或变换，并列出真值表；（4）分析，说明其逻辑功能。 例3-1 已知组合逻辑电路如图3-2所示，试分析该电路的逻辑功能。 解：第1步F＝(A⊕B)⊕C第2步，列写真值表。 3.2.2 几种常用的集成组合逻辑电路1. 半加器和全加器（1）半加器 （3-4） 表3-2 半加器真值表 （2）1位全加器 （3）多位全加器 2. 数据选择器的分析 （3-8） 3. 多路分配器的分析 3.3 组合逻辑电路设计3.3.1 组合逻辑电路的设计概述3.3.2 组合逻辑电路的设计方法（1）用SSI进行设计（2）用MSI实现其他组合逻辑功能的设计（3）使用大规模集成电路（LSI）和超大规模集成电路（VLSI）中的可编程逻辑器件设计。3.4 用小规模集成电路（SSI）设计组合逻辑电路 3.4.2 组合逻辑电路设计举例 例3-2 试用两输入端CMOS或非门设计一个4输入、2输出的组合逻辑电路，它的输入为8421BCD码，输出F欲实现的逻辑功能是：当输入的数值能被4整除时，F为1，其他情况下F为0（0可被任何数整除，故不属F为0的情形）。要求画出所设计的逻辑电路图。解：（1）列出真值表 （2）画出卡诺图，求最简与或式： 例3-3 某一火车站有高铁、动车和特快3种类型的客运列车进出站。为了便于站台人员安排列车进出站，试设计一种指示列车等待进站的逻辑电路，当有两种或两种以上列车待进站时，遂发出信号，提示站台员接应列车进站。要求全用3输入端的TTL与非门实现，画逻辑电路图。解：（1）设变量A、B、C分别表示高铁、动车和特快。 （2）根据真值表，写出输出逻辑表达式； 3.4.3 编码器 *2. 二-十进制(10线-4线)优先编码器 识别信号的优先级别并编码的组合逻辑电路被称为优先编码器。 3.4.4 译码器1. 译码器功能及其分类 通用译码器包括二进制译码器、二-十进制译码器和代码转换器。 数字译码显示驱动器将代表数字、文字或符号等的代码译成特定的显示代码。2. 二进制译码器 设计要求：设计一个二进制译码器，将3位二进制代码000~111翻译成相对应的8个十进制数0~7。设A、B、C为输入信号，Y0~Y7为输出信号，它们均为高电平有效。 （1）根据设计要求列出真值表  表3-10 3线-8线二进制译码器的真值表 （2）由真值表写出各输出端逻辑表达式 *3. 二-十进制译码器  二-十进制译码器的真值表 4. 7段译码显示器的设计（1）3种常用的7段数码显示器件1）半导体数码管  *2）荧光数码管  3）液晶显示器（LCD） 例3-4 7段字形译码显示器设计 设计一个7段数字字形译码显示器，设计要求：输入ABCD为8421码0000~1001，输出信号a ~ g，用以驱动7段数码显示器件。 第2步，画出7段译码输出卡诺图第3步，化简，并变换为与非-与非表达式第4步，画出逻辑电路图 3.4.5 数值比较器1. 1位二进制数比较器FA＞B＝A，FA＝B＝＋AB＝A⊙B，FA＜B＝B。 2. 多位二进制数比较器（1）根据要求列出功能表  4位数值比较器的功能表 例3-5 集成4位数值比较器的功能扩展 用两片4位数值比较器74HC85组成的8位比较器。 3.6 用MSI芯片设计其他的组合逻辑电路3.6.1 用集成数据选择器实现其他组合功能1. 用数据选择器构成逻辑函数发生器（1）函数变量数与地址端数相等 例3-6 用8选1数据选择器74HC151产生3变量逻辑函数：F1＝ ，画出连线图。解： （2）函数变量数大于地址端数 例3-7 已知3变量逻辑函数：F2(A，B，C)＝∑m(2，3，4，5，6)，试用双4选1数据选择器CT74LS153实现之。解：须将F2的一个变量C分离出，即