第4章.组合逻辑模块.ppt

二、用译码器实现组合逻辑函数 （1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。 （2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的a～g输出全0，使显示器全灭；所以RBI称为灭零输入端。 （3）试灯。当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 （4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。因此BI称为灭灯输入端。 功能说明: 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。 将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。 4.3　数据选择器 在多路数据传输过程中,经常需要将其中一路信号挑选出来进行传输,这就需要用到数据选择器.在数据选择器中,通常用地址输入信号来完成挑选数据的任务.如一个4选1的数据选择器,应有2个地址输入端,它共有4种组合,每一种组合可选择对应的一路输入数据输出.同理,对一个8选1的数据选择器,应有3个输入端.其余类推. 一 数据选择器原理 4选1数据选择器真值表 根据功能表，可写出输出逻辑表达式： 由逻辑表达式画出逻辑图： 二 集成数据选择器 集成数据选择器74151（8选1数据选择器） 8选1数据选择器真值表 选择器74151 逻辑图和管脚图： 三、数据选择器的应用 1．数据选择器的通道扩展 用两片74LS151组成 “16选1”数据选择器 2．实现组合逻辑函数 （1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例.试用8选1数据选择器CT74LS151实现逻辑函数： L=AB+BC+AC 解：将逻辑函数转换成最小项表达式： （2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。 例4.3.2 试用4选1数据选择器实现逻辑函数 解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。 L的真值表 一、半加器 半加器的真值表： 由真值表直接写出表达式: S=AB+AB C=AB 逻辑图： 4.4 加法器 ——只能进行本位加数、被加数的加法运算而不考虑低位进位。 * * 第4章 组合逻辑模块及其应用 4.1 编码器 4.2 译码器 4.3 数据选择器 退出 4.4 加法器 4.1 编码器 4.1.1编码器的基本概念及工作原理 4.1.2 二进制编码器 退出 4.1.4 二-十进制编码器 4.1.3 优先编码器 编码——将特定的逻辑信号编为一组二进制代码。 编码器 ——能够实现编码功能的 电路 一般而言，N个不同的信号，至少需要n位二进制数编码。 N和n之间满足下列关系: 2n≥N 4.1.1编码器的基本概念及工作原理 用n位二进制代码对二的n次方个信号进行编码的电路，称为二进制编码器 例：3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3线编码器，其功能真值表见下表：（输入为高电平有效） 4.1.2　二进制编码器 用门电路实现逻辑电路： 4.1.3 优先编码器 在优先编码器中，是优先级别高的编码信号排斥级别低的信号．至于优先权的顺序，这完全根据实际需要来确定的 一 优先编码器——允许同时输入两个以上信号，并按优先级输出。 二 集成优先编码器举例——74148（8线-3线） 注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。 74148逻辑功能示意图 表4.1.3 74148优先编码真值表 74148的扩展应用 用两片74148优先编码器串行扩展实现的16线—4线优先编码器 4.1.4　二－十进制编码器 将０－９十个十进制数转换为二进制代码的 电路，称为二－十进制编码器 例:10线-4线优先编码器74147、74LS147 ★输入低电平有效 ★输出低电平有效（8421码反码） ★优先顺序：9→1 4.2 译码器 4.2.1 译码器的概念及工作原理 4.2.2 集成译码器 退出 4.2.3 译码器的应用 4.2.4 显示译码器 译码是编码的逆过程．由于编码是将含